Modélisation des Transistors MOS de puissance pour l'électronique de commutation

The theoretical efficiency of switching converters is 100 %, which makes them very attractive for their use in energy conversion applications. However, their co st and size imply the use of ever higher commutation frequencies (leading to EMC problems) and their integration into modem substrates (SMI, hybride, Si). Simulation of the converter structure has therefore become a vital step in the design process, as has the fine modelling of its components (including power MOSFETs which are often used at low voltages). The present work deals with the modelling of the VDMOS transistor. It comprises of three chapters. In the first chapter, the static behaviour of the VDMOS is analysed, taking into account the specificity of its double-diffused canal. The simplified model developped only needs 5 parameters. In the second chapter, the dynamical behaviour of the VDMOS wÙhin its commutation cell is studied in detail. This study introduces 6 extra parameters which, by describing the influence of currents levels on the commutations, make the model more accurate thus complementing the static analysis. The methods used for extracting the parameters from measurements are described in each chapter. The third chapter validates the model using the simulation software Pspice. A comparative study is carried out against . . the litterature.Le rendement théorique unitaire des convertisseurs à découpage rend ceux-ci attrayants dès qu'il s'agit de traiter l'énergie électrique. Mais les èontraintes de coût et d'encombrement imposent des fréquences de commutation toujours plus élevées (ce qui entraîne des contraintes CEM) et l'utilisation de supports modernes permettant la miniaturisation (SMI, Hybride, Silicium). Dans ce contexte, la simulation est devenue une étape indispensable à la conception de convertisseurs et la modélisation fine des éléments qui les constitue (dont les transistors MOS de puissance font souvent partie à faible tension) une nécessité. Ce travail traite de la modélisation du transistor VDMOS et se partage en trois parties. La première aborde le cas de son comportement statique en intégrant la particularité de son canal réalisé par double diffusion. Le modèle simplifié qui en découle se limite à 5 paramètres dont les méthodes d'extraction utilisées sont décrites. La seconde partie de ce travail est une étude fine du comportement dynamique du VDMOS dans sa cellule de commutation. Elle complète le modèle statique et permet un modèle fiable rendant Gompte de l'influence du niveau de courant sur les commutations moyelmant 6 paramètres supplémentaires. Les différentes méthodes de mesure pelmettant de déterminer les valeurs de ces paramètres sont détaillées. Enfin, la troisième et dernière partie valide le modèle à l'aide de l'outil de simulation Pspice. Une comparaison est faite avec d'autres modèles proposés dans la littérature