Evaluation de la robustesse de circuits intégrés vis-à-vis des décharges électrostatiques.

L\u27objectif de ce mémoire est de déterminer des critères de sélection de composants robustes vis-à-vis des décharges électrostatiques (ESD). Les tests industriels (HBM, MM) ne rendent pas compte du comportement dynamique des composants et les utilisateurs de composants sont perplexes face à la diversité des tests (TLP, CDM). Une approche méthodique, alliant mesures et simulations physiques, est donc présentée et validée. Elle s\u27applique à des structures de protection ESD (transistor GGNMOS, thyristor SCR, dispositif LVTSCR) microniques et submicroniques. Elle explicite le mode de fonctionnement physique des dispositifs et elle renseigne sur l\u27impact des évolutions technologiques sur la robustesse ESD. Les travaux se terminent par des recommandations destinées aux utilisateurs de composants et relatives au choix de composants fiables vis-à-vis des décharges électrostatiques. Les tests ESD les plus utiles sont également définis