Arquitetura com elevada taxa de processamento e reduzida largura de banda de memória para a estimação de movimento em vídeos digitais

Diversos aparelhos eletrônicos atuais dão suporte à utilização de vídeos digitais: celulares, câmeras fotográficas, filmadoras e TVs digitais são alguns exemplos. Entretanto, esses vídeos, tal como foram capturados, apresentam uma grande quantidade de informação, utilizando milhões de bits para sua representação. Para realizar o armazenamento dos dados na sua forma primária, seria necessária uma quantidade enorme de espaço e uma grande largura de banda para realizar a transmissão. A compressão de vídeos torna-se, então, essencial para possibilitar o armazenamento e a transmissão destes dados. O estimador de movimento, um dos módulos do codificador, explora a redundância temporal existente nas sequências de vídeo para reduzir a quantidade de dados necessária à representação da informação. Este trabalho apresenta uma arquitetura em hardware para o estimador de movimento para vídeos de alta resolução, segundo o padrão H.264/AVC. O padrão H.264/AVC é o mais novo padrão de compressão de vídeos que possibilita, graças a uma série de inovações, alcançar elevadas taxas de compressão. A arquitetura apresentada neste trabalho foi projetada para permitir o máximo reuso de dados, visando a diminuição da largura de banda necessária para realizar o processo de estimação de movimento. É na estimação de movimento que residem os maiores ganhos do padrão e, por isso, este módulo é essencial para a eficiência do codificador como um todo. Este trabalho está inserido no projeto Rede H.264, que visa desenvolver tecnologia brasileira para o Sistema Brasileiro de Televisão DigitalNowadays several electronics devices support digital videos. Some examples of these devices are cellphones, digital cameras, video cameras and digital televisions. However, raw videos present a huge amount of data, millions of bits, for their representation as the way they were captured. To store them in its primary form it would be necessary a huge amount of disk space and a huge bandwidth to allow the transmission of these data. The video compression becomes essential to make possible information storage and transmission. Motion Estimation is a technique used in the video coder that explores the temporal redundancy present in video sequences to reduce the amount of data necessary to represent the information. This work presents a hardware architecture of a motion estimation module for high resolution videos according to H.264/AVC standard. The H.264/AVC is the most advanced video coder standard, with several new features which allow it to achieve high compression rates. The architecture presented in this work was developed to provide a high data reuse. The data reuse schema adopted reduces the bandwidth required to execute motion estimation. The motion estimation is the task responsible for the largest share of the gains obtained with the H.264/AVC standard so this module is essential for final video coder performance. This work is included in Rede H.264 project which aims to develop Brazilian technology for Brazilian System of Digital Televisio