Modélisation, Estimation et Optimisation de la consommation des interconnexions dans les SOC

Dans les SOC actuels, la consommation due aux interconnexions peut représenter jusqu'à 50 % de la consommation totale de la puce. De plus, la réduction des dimensions des transistors et des fils pose un problème de plus en plus important au niveau du temps de propagation et de l'énergie dus aux interconnexions. Beaucoup de travaux, à différents niveaux d'abstraction autour de l'optimisation de la consommation des interconnexions ont été propos és. Malheureusement, la plupart des techniques d'optimisation proposées dans la littérature ne sont plus efficaces en terme de réduction de la consommation. Ceci est dˆu au fait que les longueurs d'interconnexion que l'on trouve actuellement dans les SOC sont plus courtes qu'avant. Il devient donc indispensable de prendre en compte la consommation des interconnexions lors de l'évaluation de la consommation d'une puce. Pour ce faire il est nécéssaire d'utiliser des outils d'estimation de la consommation des interconnexions lors des premières phases de l'élaboration d'un système. Il est également nécéssaire de proposer de nouvelles techniques d'optimisation de la consommation des interconnexions répondant aux spécificités des interconnexions actuelles. La suite de cet article présentera dans un premier temps les param` etres à prendre en compte lors de la modélisation (délai et consommation) des interconnexions, ainsi que les modèles de consommation développés. La troisième partie présentera les résultats expérimentaux obtenus sur l'évaluation des techniques de réduction de la consommation à l'aide de l'outil. Basée sur les résultats expérimentaux cette partie proposera également les pistes à suivre pour les optimisations futures