Synthèse automatique d’accélérateurs matériels depuis des spécifications de haut niveau de formes d’ondes pour la radio flexible

The Internet of Things (IoT) aims at connecting billions of communicating devices through an internet-like network. To this aim, the access to these things is expected to be performed via wireless technologies without using any predefined infrastructures or standards. This technology requires defining and implementing smart nodes capable to adapt to different radio communication protocols. In this thesis, we have defined a design methodology/flow, for such smart nodes, starting from their high-level specification down to their implementation in FPGA fabrics. This flow aims at improving the programmability of the waveforms by leveraging some high-level specifications. Thus, it relies on the High-Level Synthesis (HLS) for rapid prototyping of the waveforms functional blocks as well as the dataflow model of computation. Its entry point is Domain-Specific Language which enables modeling a waveform while inserting some implementation constraints for reconfigurable architectures such as the FPGAs. The flow is featured with a compiler which purpose is to produce some synthesis scripts and generate some RTL source code. The final waveform consists of a datapath and a control unit implemented as a Hierarchical Finite State Machine (HFSM).L’internet des objets vise à connecter des milliards d’objets physiques ainsi qu’à les rendre accessibles depuis le monde numérique que représente l’internet d’aujourd’hui. Pour ce faire, l’accès à ces objets sera majoritairement réalisé sans fil et sans utiliser d’infrastructures prédéfinies ou de normes spécifiques. Une telle technologie nécessite de définir et d’implémenter des nœuds radio intelligents capables de s’adapter à différents protocoles physiques de communication. Nos travaux de recherches ont consisté à définir un flot de conception pour ces nœuds intelligents partant de leur modélisation à haut niveau jusqu’à leur implémentation sur des cibles de types FPGA. Ce flot vise à améliorer la programmabilité des formes d’ondes par l’utilisation de spécification de haut niveau exécutables et synthétisables, il repose sur la synthèse de haut niveau (HLS pour High Level Synthesis) pour le prototypage rapide des briques de base ainsi que sur le modèle de calcul de types flot de données des formes d’ondes radio. Le point d’entrée du flot consiste en un langage à usage spécifique (DSL pour Domain Specific Language) qui permet de modéliser à haut niveau une forme d’onde tout en insérant des contraintes d’implémentation pour des architectures reconfigurables telles que les FPGA. Il est associé à un compilateur qui permet de générer du code synthétisable ainsi que des scripts de synthèse. La forme d’onde finale est composée d’un chemin de données et d’une entité de contrôle implémentée sous forme d’une machine d’état hiérarchique