A study on the cache memory miss ratio issue in multiprocessor systems

GOTHIC memory management : a multiprocessor shared single level store

Michel, Beatrice
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 (France). Unite de Recherche de Rennes

January 1990

SIGLEAvailable at INIST (FR), Document Supply Service, under shelf-number : 14802 E, issue : a.1990 ...

A study on linear regression of cpi and miss ratios in hierarchy memory of nehalem systems

Askari, M.
Аскари, М.

January 2013

Recently, with growing the gap between processors and memory speeds, parallel performance on chip ...

Real-time performance of dynamic memory allocation algorithms

Puaut, Isabelle
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst . de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst . de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 2002

Theme 1 - Reseaux et systemes - Projet SolidorAvailable from INIST (FR), Document Supply Service, un...

About effective cache miss penalty on out-of-order superscalar processors

Seznec, Andre
Lloansi, Fabien
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1995

Programme 1 - Architectures paralleles, bases de donnees, reseaux et systemes distribues. Projet Cap...

Computing performance measures in a multi-class multi-ressource processor-shared loss system

Aksin, O.Z.
Harker, Patrick T.
Institut Europeen d'Administration des Affaires (INSEAD), 77 - Fontainebleau (France)

January 1998

SIGLEAvailable from INIST (FR), Document Supply Service, under shelf-number : DO 6200 / INIST-CNRS -...

Accurate data layout into blocks may boost cache performance

Truong, Dan N.
Bodin, Francois
Seznec, Andre
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1996

Theme 1 - Reseaux et systemes - Projet CAPSSIGLEAvailable at INIST (FR), Document Supply Service, un...

An analytical cache model

Fricker, Christine
Robert, Philippe
Institut National de Recherche en Informatique et en Automatique (INRIA), 78 - Rocquencourt (France). Unite de Recherche de Rocquencourt

January 1991

Programme 1 : architectures paralleles, bases de donnees, reseaux et systemes distribuesSIGLEAvailab...

Interleaved sectored caches : reconciling low tag volume and low miss ratio

Seznec, Andre
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1993

Programme 1 - Architectures paralleles, bases de donnees, reseaux et systemes distribues. Projet Cal...

Accurate data distribution into blocks may boost cache performanc=

Truong, Dan N.
Bodin, Francois
Seznec, Andre
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Unite de Recherche de Rennes
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1997

Theme 1 - Reseaux et systemes - Projet CAPSSIGLEAvailable from INIST (FR), Document Supply Service, ...

Load balancing in multiprocessor architecture

Greenberg, Albert
Jacquet, Philippe
Institut National de Recherche en Informatique et en Automatique (INRIA), 78 - Rocquencourt (France). Unite de Recherche de Rocquencourt

January 1991

SIGLEAvailable at INIST (FR), Document Supply Service, under shelf-number : 14802 E, issue : a.1991 ...

About cache associativity in low-cost shared memory multi-microprocessors

Drach, Nathalie
Gefflaut, Alain
Seznec, Andre
Joubert, Philippe
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1993

Programme 1 - Architectures paralleles, bases de donnees, reseaux et systemes distribues. Projet Cal...

Performance analysis of static cache locking in multitasking hard real-time systems

Puaut, Isabelle
Arnaud, Alexis
Decotigny, David
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst . de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst . de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 2003

Theme 1 - Reseaux et systemes - Projet AcesSIGLEAvailable from INIST (FR), Document Supply Service, ...

Models of memory interference in multiprocessors

Kruskal, Clyde P.
Greenberg, Albert G.
Jacquet, Philippe
Boguslavski, Leonid
Stolyar, Alexander
Institut National de Recherche en Informatique et en Automatique (INRIA), 78 - Rocquencourt (France). Unite de Recherche de Rocquencourt

January 1991

Programme 2 : calcul symbolique, programmation et genie logicielSIGLEAvailable at INIST (FR), Docume...

Accurate data distribution into blocks may boost cache performanc

Truong, Dan N.
Bodin, Francois
Seznec, Andre
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1996

Theme 1 - Reseaux et systemes - Projet CAPSSIGLEAvailable from INIST (FR), Document Supply Service, ...

Contention on 2nd level cache may limit the effectiveness of simultaneous multithreading

Hily, Sebastien
Seznec, Andre
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1997

Theme 1 - Reseaux et systemes. Projet CAPSSIGLEAvailable at INIST (FR), Document Supply Service, und...

GOTHIC memory management : a multiprocessor shared single level store

Michel, Beatrice
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 (France). Unite de Recherche de Rennes

January 1990

SIGLEAvailable at INIST (FR), Document Supply Service, under shelf-number : 14802 E, issue : a.1990 ...

A study on linear regression of cpi and miss ratios in hierarchy memory of nehalem systems

Askari, M.
Аскари, М.

January 2013

Recently, with growing the gap between processors and memory speeds, parallel performance on chip ...

Real-time performance of dynamic memory allocation algorithms

Puaut, Isabelle
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst . de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst . de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 2002

Theme 1 - Reseaux et systemes - Projet SolidorAvailable from INIST (FR), Document Supply Service, un...

About effective cache miss penalty on out-of-order superscalar processors

Seznec, Andre
Lloansi, Fabien
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1995

Programme 1 - Architectures paralleles, bases de donnees, reseaux et systemes distribues. Projet Cap...

Computing performance measures in a multi-class multi-ressource processor-shared loss system

Aksin, O.Z.
Harker, Patrick T.
Institut Europeen d'Administration des Affaires (INSEAD), 77 - Fontainebleau (France)

January 1998

SIGLEAvailable from INIST (FR), Document Supply Service, under shelf-number : DO 6200 / INIST-CNRS -...

Accurate data layout into blocks may boost cache performance

Truong, Dan N.
Bodin, Francois
Seznec, Andre
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1996

Theme 1 - Reseaux et systemes - Projet CAPSSIGLEAvailable at INIST (FR), Document Supply Service, un...

An analytical cache model

Fricker, Christine
Robert, Philippe
Institut National de Recherche en Informatique et en Automatique (INRIA), 78 - Rocquencourt (France). Unite de Recherche de Rocquencourt

January 1991

Programme 1 : architectures paralleles, bases de donnees, reseaux et systemes distribuesSIGLEAvailab...

Interleaved sectored caches : reconciling low tag volume and low miss ratio

Seznec, Andre
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1993

Programme 1 - Architectures paralleles, bases de donnees, reseaux et systemes distribues. Projet Cal...

Accurate data distribution into blocks may boost cache performanc=

Truong, Dan N.
Bodin, Francois
Seznec, Andre
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Unite de Recherche de Rennes
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1997

Theme 1 - Reseaux et systemes - Projet CAPSSIGLEAvailable from INIST (FR), Document Supply Service, ...

Load balancing in multiprocessor architecture

Greenberg, Albert
Jacquet, Philippe
Institut National de Recherche en Informatique et en Automatique (INRIA), 78 - Rocquencourt (France). Unite de Recherche de Rocquencourt

January 1991

SIGLEAvailable at INIST (FR), Document Supply Service, under shelf-number : 14802 E, issue : a.1991 ...

About cache associativity in low-cost shared memory multi-microprocessors

Drach, Nathalie
Gefflaut, Alain
Seznec, Andre
Joubert, Philippe
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1993

Programme 1 - Architectures paralleles, bases de donnees, reseaux et systemes distribues. Projet Cal...

Performance analysis of static cache locking in multitasking hard real-time systems

Puaut, Isabelle
Arnaud, Alexis
Decotigny, David
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst . de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst . de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 2003

Theme 1 - Reseaux et systemes - Projet AcesSIGLEAvailable from INIST (FR), Document Supply Service, ...

Models of memory interference in multiprocessors

Kruskal, Clyde P.
Greenberg, Albert G.
Jacquet, Philippe
Boguslavski, Leonid
Stolyar, Alexander
Institut National de Recherche en Informatique et en Automatique (INRIA), 78 - Rocquencourt (France). Unite de Recherche de Rocquencourt

January 1991

Programme 2 : calcul symbolique, programmation et genie logicielSIGLEAvailable at INIST (FR), Docume...

Accurate data distribution into blocks may boost cache performanc

Truong, Dan N.
Bodin, Francois
Seznec, Andre
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1996

Theme 1 - Reseaux et systemes - Projet CAPSSIGLEAvailable from INIST (FR), Document Supply Service, ...

Contention on 2nd level cache may limit the effectiveness of simultaneous multithreading

Hily, Sebastien
Seznec, Andre
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 1997

Theme 1 - Reseaux et systemes. Projet CAPSSIGLEAvailable at INIST (FR), Document Supply Service, und...

GOTHIC memory management : a multiprocessor shared single level store

Michel, Beatrice
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 (France). Unite de Recherche de Rennes

January 1990

SIGLEAvailable at INIST (FR), Document Supply Service, under shelf-number : 14802 E, issue : a.1990 ...

A study on linear regression of cpi and miss ratios in hierarchy memory of nehalem systems

Askari, M.
Аскари, М.

January 2013

Recently, with growing the gap between processors and memory speeds, parallel performance on chip ...

Real-time performance of dynamic memory allocation algorithms

Puaut, Isabelle
Rennes-1 Univ., 35 (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)
Centre National de la Recherche Scientifique (CNRS), 35 - Rennes (France). Inst . de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National des Sciences Appliquees de Rennes (INSA), 35 (France). Inst . de Recherche en Informatique et Systemes Aleatoires (IRISA)
Institut National de Recherche en Informatique et en Automatique (INRIA), 35 - Rennes (France). Inst. de Recherche en Informatique et Systemes Aleatoires (IRISA)

January 2002

Theme 1 - Reseaux et systemes - Projet SolidorAvailable from INIST (FR), Document Supply Service, un...

A study on the cache memory miss ratio issue in multiprocessor systems

Abstract

Extracted data

A study on the cache memory miss ratio issue in multiprocessor systems

Abstract

Extracted data

Related items

Related items