Nouvelles architectures de mémoires embarquées compatibles CMOS

Les systèmes électroniques embarqués constituent un enjeu majeur de l'industrie microélectronique. Ils sont traditionnellement constitués de cellules mémoires DRAM (Dynamic Random Access Memory) à capacité de stockage co-intégrées avec les fonctions logiques. Néanmoins la viabilité de cette cellule DRAM est fortement remise en jeu pour les générations CMOS (Complementary Metal Oxide Semiconductor) sub-90 nm. Ce travail de thèse contribue à l'évaluation et au développement de cellules mémoires alternatives et innovantes (sans capacité), fonctionnelles aux petites dimensions (10-100 nm). La première partie de ce rapport est dédiée à l'étude de l'effet de substrat flottant observé sur les transistors MOS à triple-caisson. Une modélisation des phénomènes mis en jeux est proposée et vérifiée expérimentalement entre 25 et 100ʿC. Nous démontrons que cet effet est exploitable comme effet mémoire pour les prochaines générations de DRAM embarquées (90-45 nm). Au cours de la seconde partie, les performances d'une architecture inédite, la " bascule DRAM ", sont évaluées du point de vue théorique et son procédé de fabrication est développé.GRENOBLE1-BU Sciences (384212103) / SudocGRENOBLE INP-Phelma (381852301) / SudocSudocFranceF