Contribution à l'intégration de la fiabilité dans le flot de conception des circuits intégrés fondée sur l'utilisation d'un langage de description comportementale VHDL-AMS

L'évolution croissante des technologies CMOS entraîne le renouvellement des techniques de prédiction de la fiabilité des circuits. Les méthodes statistiques ne suffisent plus pour évaluer la fiabilité des circuits à forte intégration. De nouvelles techniques de fiabilité doivent être définies et mises en place afin de répondre rapidement aux contraintes d'analyse de la fiabilité. Une étude de la fiabilité des circuits CMOS doit être prise en charge en amont de la production. Pour cela, il est nécessaire de tenir compte de la dépendance des dispositifs élémentaires aux mécanismes de dégradation au cours du flot de conception des circuits. A partir d'un modèle électrique de dégradation du transistor MOSFET, fondé sur le langage de description comportementale VHDL-AMS, il est démontré qu'une prédiction de la fiabilité des circuits CMOS est réalisable à partir de simulations électriques. Une validation est réalisée à partir d'un circuit CMOS de démonstration : l'amplification opérationnel de transconductance. L'interêt de cette méthode est sa reproductibilité pour la construction de modèles VHDL-AMS de dégradation de circuits CMOS d'abstraction supérieure dans le but d'analyser la fiabilité des systèmes.BORDEAUX1-BU Sciences-Talence (335222101) / SudocSudocFranceF