Étude, réalisation et caractérisation de transistors silicium sur isolant complètement désertés de longueur de grille inférieure à 25 nm

La réduction d échelle des transistors MOSFET se poursuit à un rythme effréné. Cependant, une alternative doit être trouvée aux dispositifs sur silicium massif qui montrent certaines limitations. Les dispositifs Complètement Désertés sur substrat SOI sont des candidats potentiels. L objectif de ce travail est l étude théorique, la réalisation en salle blanche et la caractérisation électrique de ces transistors, afin de montrer leur intérêt mais aussi leurs limites. Le premier chapitre est consacré à l étude théorique par simulations quantiques des dispositifs Simple et Double Grille. Pour diminuer les résistances d accès, la métallisation des source/drain est envisagée : une modélisation du contact métal-semiconducteur est réalisée. La réalisation technologique des briques de base est analysée dans le deuxième chapitre : par exemple la lithographie et la gravure de grilles allant jusqu à 10nm , l épitaxie des source/drain ; des transistors SOI complètement désertés avec des longueurs de grille descendant jusqu à 10nm ont été fabriqués avec succès. Les résultats de caractérisation électrique de ces transistors, mais aussi de transistors à double grille sont exposés dans le dernier chapitre ; enfin, une étude à basse température met en évidence les limites en terme de transport des dispositifs les plus courts (transport balistique, effet tunnel entre la source et le drain notamment).GRENOBLE1-BU Sciences (384212103) / SudocSudocFranceF