Etude des potentialités des technologies CMOS SOI pour la synthèse de fréquence à 10 GHz sous faible tension

Cette demière dècénnie a vu l'apparition des solutions CMOS SOI pour les applications RF intégrées à travers les études de performances des différents blocs constituant les front-end RF. Le but de ce travail a été de montrer les potentialités de ces technologies CMOS SOI par rapport aux technologies silicium massif de même génération pour les applications liées à la synthèse de fréquence. Les travaux menés portent sur la conception et la réalisation de VCOs et diviseurs de fréquence fonctionnant dans la gamme de 10 GHz et réalisés dans des technologies CMOS 0,13 m SOI et silicium massif, sous faible tension (1,2 V). L'étude de ces deux circuits permet de mettre en valeur les deux avantages principaux des technologies CMOS SOI pour les applications RF. Tout d'abord, le substrat haute résistivité disponible en technologies SOI permet d'augmenter les performances RF des composants passifs. Les inductances mesurées sur SOI présentent une augmentation de 60 % du coefficient de qualité comparé à celle sur silicium massif et cette augmentation du facteur de qualité est directement liée à la réduction du bruit de phase dans le VCO. Par ailleurs, la forte réduction des capacités parasites due à la présence de la couche d'oxyde entérée (BOX) entraine une réduction de la consommation des circuits digitaux hautes fréquence comme les diviseurs de fréquence. Un coefficient de réduction moyen de 1,5 mesuré sur ces capacités conduit à une réduction de 20 % à 10 GHz de la consommation des diviseurs de fréquence étudiés, entre les deux technologies SOI et silicium massif.GRENOBLE1-BU Sciences (384212103) / SudocGRENOBLE INP-Phelma (381852301) / SudocSudocFranceF