Contribution à l'identification et à la modélisation, sur une large bande de fréquences, des phénomènes électromagnétiques induits par le réseau d'interconnexions de circuits numériques avancés

L amélioration des performances des circuits intégrés se traduit par une évolution permanente de la technologie de fabrication permettant l intégration d un nombre de transistors toujours plus important. Les fréquences d horloges ne cessent d augmenter et, pour diminuer la consommation d énergie, les tensions d alimentation sont de plus en plus faibles. Les critères de conception deviennent très critiques en termes de performances et d immunité au bruit. Depuis quelques années, ces critères sont fortement conditionnés par le réseau d interconnexions. Le travail présenté dans ce mémoire consiste à valider ou à mettre en défaut les critères et les hypothèses utilisés par les concepteurs, notamment en ce qui concerne les effets inductifs, pour les technologies de circuits numériques actuelles et futures. Ainsi, nous caractérisons les interconnexions sur une large bande de fréquences afin de mettre en évidence l'influence des effets électromagnétiques induits par le réseau d interconnexions aux hautes fréquences. Le contexte général des circuits intégrés et des modèles d interconnexion utilisés lors de la conception est traité dans les deux premiers chapitres. Le troisième chapitre propose une méthode innovante de détermination de l inductance de boucle. Il décrit aussi comment déduire de cette technique un modèle fréquentiel simple ainsi qu une approche réduisant la complexité du réseau d interconnexions. Le quatrième chapitre examine l influence des niveaux d interconnexions orthogonaux lors de la détermination de l inductance de boucle sur une large gamme de fréquences. Il décrit aussi la validation de nos hypothèses par des circuits de test réalisés au LEST en technologie multi-couches, la mise en évidence et la modélisation d effets hautes fréquences. Enfin, le dernier chapitre traite de l identification de discontinuités critiques qui entraînent des modifications de la distribution du courant dans le réseau d interconnexions. Le phénomène qualifié de conversion de mode est responsable de ces modifications et doit être minimisé pour calculer de façon précise l'inductance de boucle et éviter les retours de courants "parasites , sources de bruit. Une règle de dessin et une technique d insertion de vias sont proposées pour minimiser ces effets.By allowing the integration of a growing number of transistors constant advances in manufacturing technology have led to enhancement in the performances of integrated circuits. As dock frequencies are permanently increasing, the supply voltages -are lower and lower to reduce power consumption. Design rules become very critical in terms of performances and immunity to the noise. Since a few years, these criteria have been strongly conditioned by the interconnect network. This thesis work consisted in validating or highlighting flaw in the rules or assumptions made by designers, especially about inductive effects, for technologies of current and future digital circuits. We, thus, characterized the interconnect network over a wide frequency band in order to evidence the influence of the electromagnetic effects induced by the interconnect network at high frequencies. The general context of integrated circuits and interconnect models used in the design is introduced in the first two chapters. The third chapter- proposes an innovating method of loop-inductance computation, which allowed us to deduce a simple frequency model and an approach for the reduction of interconnect network complexity. The fourth chapter analyses the effects of orthogonal interconnect layers in the case of a wide-band loopinductance. It also deals with the validation of our assumptions through the achievement of test circuits in multilayer technology within the LEST and the modeling ofthe high-frequency effects evidenced with these circuits. The last chapter deals with the identification of critical discontinuities, which involve changes in the distribution of current across the interconnect network. The phenomenon termed mode conversion is responsible for these modifications; its minimization is a must to accurately calculate the loop-inductance and to avoid the parasitic current retums at the origin of noise. Finally a design rule and a via insertion technique are both proposed to minimize these effects.BREST-BU Droit-Sciences-Sports (290192103) / SudocSudocFranceF