Synthèse automatique d'interfaces de communication matérielles pour la conception d'applications du domaine du traitement du signal

Les applications du traitement du signal (TDSI) sont maintenant largement utilisées dans des domaines variés allant de l automobile aux communications sans fils, en passant par les applications multimédias et les télécommunications. La complexité croissante des algorithmes implémentés, et l augmentation continue des volumes de données et des débits applicatifs, requièrent souvent la conception d accélérateurs matériels dédiés. Aujourd hui, le coût de ces systèmes en terme d éléments mémorisant est très élevé; les concepteurs cherchent donc à minimiser la taille de ces tampons afin de réduire la consommation et la surface total du circuit, tout en cherchant à en optimiser les performances. Sur cette problématique globale, nous nous intéressons à l optimisation des interfaces de communication entre composants. Nous proposons une méthodologie de conception permettant de générer automatiquement un adaptateur de communication (interface) nommé Space-Time AdapteR (STAR). Notre flot de conception prend en entrée (1) des diagrammes temporels représentants les contraintes de communication de composants virtuels IP ou (2) une description en langage C d une règle de brassage de données (par exemple une règle d entrelacement pour Turbo-Codes) et des contraintes utilisateur (débit, latence, parallélisme ) ou (3) un ensemble de CDFGs ordonnés et assignés dans le cadre de la synthèse haut niveau de système multi-modes. Ce flot formalise ensuite ces contraintes de communication sous la forme d un Graphe de Compatibilité des Ressources Multi-Modes (MMRCG) qui permet une exploration efficace de l'espace des solutions architecturales afin de générer un composant STAR en VHDL de niveau transfert de registre (RTL) utilisé pour la synthèse logique. L approche repose sur un modèle architectural original et le flot de synthèse dédié basé sur un ensemble de propriétés et de transformations du graphe. Le flot de conception est basé sur quatre outils : StarTor et StarDFG qui génèrent les contraintes de communication (à partir d un fichier C ou d un DFG, et de contraintes utilisateur) qui seront utilisées par l outil de synthèse STARGene. Enfin, StarBench génère un banc de test basé sur les contraintes de communication et permet de valider les architectures générées en comparant les résultats de simulation de l architecture avec la spécification fonctionnelle. Afin de valider l approche proposée, un ensemble d expérimentations ont été réalisées sur des applications de traitement du signal et de l image. La première expérimentation illustre les possibilités d exploration architecturale pour l optimisation du composant STAR sur l approche intégration de composants virtuels : ce dernier réalise l adaptation des échanges de données entre la transformée en ondelettes et la quantification de MPEG-2. La seconde expérimentation concerne la génération d un composant de brassage de données (entrelaceur pour l Ultra Wide Band). L entrelaceur a trois modes de fonctionnement selon la longueur de la trame à entrelacer (300, 600 et 1200 bits). Les architectures STAR pour chaque mode de fonctionnement sont comparées avec une architecture de référence, générée par l équipe FTM-HLS de STMicroelectonics à l aide d un outil de synthèse de haut niveau du commerce. La troisième expérimentation teste la génération d architectures multi modes en intégrant dans le même chemin de données des combinaisons de différents algorithmes : FIR, FFT et DCT. Les résultats sont comparés d une part avec le circuit résultant d une synthèse séparée des différentes applications et d autre part les architectures multi modes synthétisées avec l approche SPACTMR de l université de Purdue.LORIENT-BU (561212106) / SudocSudocFranceF