Techniques d'optimisation pour la synthèse de haut niveau et la compilation logicielle basées sur les diagrammes d'expansion de Taylor

Cette thèse adresse la problématique de l'optimisation automatique des spécifications dans le flot de conception des circuits intégrés. Par l'utilisation d'un formalisme canonique (basé sur les Taylors Expansion Diagram) et la reconnaissance de motifs particuliers dans le graphe, les optimisations issues de ces travaux permettent d'améliorer les résultats générés par les outils de synthèse de haut niveau sans connaissance à priori de l'application à implémenter.LORIENT-BU (561212106) / SudocSudocFranceF