Contributions à la maîtrise de la consommation dans des turbo-décodeurs

L'invention des turbocodes en 1991 a montré qu'il existait des codes correcteurs d'erreur ayant des performances proches de la limite théorique et utilisable en pratique. Très rapidement, les turbocodes ont été adoptés par de nombreuses applications de télécommunications (UMTS, CDMA2000, DVB-RCS, IEEE802.16 par exemples). Ils favorisent l'augmentation des débits de transmission et l'amélioration de la qualité de service. La standardisation des turbocodes dans des applications mobiles pose toutefois de nouvelles contraintes de conception et la consommation devient une priorité parmi les critères d'optimisation. En effet, des études ont montré que dans un système mobile de communications numériques, le budget énergétique d'un turbo-décodeur peut atteindre jusqu'à 50% de la consommation globale du récepteur numérique. Pour répondre à cette nouvelle contrainte, nous nous proposons dans cette thèse de réexaminer les architectures de décodeur dédiées aux turbocodes convolutifs en vue de la réduction de la consommation. Dans une technologie CMOS, la consommation d'un circuit se décompose principalement en la consommation statiqu (proportionnelle à la surface de silicium utilisée) et la consommation dynamique (proportionnelle au taux de transition des portes logiques ou activité). Deux pistes s'offrent donc à nous pour réduire la consommation : réduire la surface et maîtriser l'activité. Depuis 1995, l'essentiel des recherches en architecture a été effectué sur la réduction de la surface du turbo-décodeur. Le domaine est donc déjà bien exploré. Notre première contribution a toutefois consisté à montrer que la taille de la mémoire des métriques de noeuds pouvait être réduite de 40 % en normalisant et en saturant les métriques de noeuds et ce, sans perte significative de performance. L'activité d'un turbo-décodeur concerne à la fois le calcul intensif au sein des décodeurs élémentaires, mais également la gestion des accès aux mémoires. Nous nous sommes attachés à apporter des solutions sur les deux aspects. Notre travail a abouti à la proposition d'une technique de décodage que nous avons appelé turbo-décodage différentiel. Cette technique constitue la contribution majeure de cette thèse. Son principe consiste à reconstruire un mot de code en réception puis à appliquer un processus de décodage sur la différence avec le mot reçu. Cette technique permet d'une part de réduire l'activité de l'algorithme de décodage Max-Log-MAP, et d'autre part, en acceptant une perte de performance, de limiter le nombre d'accès mémoires durant le processus itératif. Ces différentes investigations ont été mises en oeuvre au sein d'une architecture de turbo-décodage. Cette dernière étape a nécessité la conception, l'intégration et le prototypage sur circuit FPGA d'un turbo-décodeur pour la norme UMTS.BREST-Télécom Bretagne (290192306) / SudocSudocFranceF