Architectures reconfigurables à base de CNTFET (carbon nanotube field effect transistor) double grille

La poursuite de la loi de Moore nécessite l'exploration et l'utilisation de composants nouveaux pouvant compléter ou remplacer le transistor CMOS dans les systèmes sur puce dans les années à venir. Dans ce contexte, l'émergence de nanocomposants offre l'opportunité d'inventer de nouvelles structures de circuit, d'élaborer des techniques non-conventionnelles de conception et par conséquent de repenser le paradigme de conception des architectures. Le principal objectif de cette thèse est de proposer de nouvelles structures de circuits (portes logiques élémentaires et reconfigurables) exploitant la propriété d'ambivalence des transistors à base de nanotube de carbone (CNTFET) double grille, et d'en évaluer les performances par rapport aux circuits à base de composants CMOS. Autour de ce composant, nous avons développé une famille de cellules dynamiquement reconfigurables. Grâce à un modèle comportemental, dérivé d'un modèle compact existant, nous avons démontré une consommation de ces cellules d'environ 2nW à 4GHz, se comparant ainsi très favorablement aux circuits CMOS conventionnels (look-up tables LUTs à m-bit à base de MUX). Puis, dans le but d'utiliser aux mieux ces cellules de très petites tailles, nous avons développé une architecture matricielle qui permet l'intégration de plusieurs cellules identiques et la réalisation d'un large panel de fonctions logiques, ainsi qu'une méthode de transposition de graphes logiques sur l'architecture. Cette méthode permet l'exploration de plusieurs topologies d'interconnexion et d'en évaluer le taux de réussite de transposition de fonctions logiques sur la matrice dans le cas idéal ainsi que dans le cas d'un fonctionnement dégradé, incluant un ou plusieurs défauts au niveau des cellules physiques.The pursuit of Moore s Law has pointed to significant future intrinsic device hurdles and requires the use and exploration of novel devices to complement or even replace the CMOS transistor in systems on chip within the next decade and before silicon based technology will reach its limits. In this context, the emergence of nanodevices offers the opportunity to invent new circuits, and to develop unconventional design and therefore to rethink the paradigm of design architectures. The main objective of this thesis is to propose new structures circuits (basic reconfigurable logic gates) based on the ambivalence characteristic of double gate CNTFET (carbon nanotube field effect transistor), and evaluate the performance with reports to circuits based on CMOS components. Using double gate CNTFET, we have developed a family of dynamically reconfigurable logic cells. Thanks to a behavioral model, derived from an existing compact model, we have estimated elementary performance metrics and compared those to conventional CMOS based circuits (MUX based m-bit look-up tables). The simulation results demonstrated significant power savings for comparable speeds (2nW at 4GHz). Then, in order to use these very small cells more efficiently, we have developed a matrix architecture that allows integration of several identical cells and realization of a wide range of logic functions. We also developed a method to map function graphs representing complex logical functions to such matrices. This method allows us to compare several interconnection topologies and evaluate the success rate of the function mapping on the matrix in the ideal case as well as in the case of one or more interconnection failures.LYON-Ecole Centrale (690812301) / SudocSudocFranceF