Contribution to the Modeling and Characterization of Single Electron Devices

Cette thèse s'inscrit dans un projet de recherche portant sur la modélisation, la fabrication et la caractérisation de composants monoélectroniques : transistor à un électron (Single Electron Transistor, SET) et mémoire à un électron (Single Electron Memory, SEM) avec une collaboration entre le CEGI-CRN de l'Université de Sherbrooke (Canada) et le laboratoire INL. Parmi les nanocomposants émergents complémentaires au transistor MOSFET (Metal-Oxide-Semiconductor Field Effect), les transistors à un électron présentent des potentialités intéressantes telles que : basse consommation, forte densité d'intégration, grande sensibilité (détection de très faible charge). Cependant, les très bas niveaux de courant dans les SETs introduisent une limitation sur l'aptitude des SETs à commander d'autres composants. Ainsi les concepteurs ont introduit les circuits hybrides composés de transistors SETs et MOSFETs permettant de pallier aux défauts des SETs (faible niveau de courant, influence de charges parasites, etc.). Héritant des avantages du SET, la mémoire à un électron est également d'un grand intérêt pour sa faible consommation et sa grande densité d'intégration. Le travail de recherche a porté sur : la modélisation compacte du SET prenant en compte la variation des résistances tunnel en fonction de la polarisation ainsi que le courant thermoïonique, l'analyse de circuits hybrides composés de SETs et MOSFETs (convertisseur analogique-numérique, oscillateur), la modélisation de la dynamique de chargement et de déchargement d'un point mémoire SEM et la technologie de la fabrication du SET développée à l'Université de Sherbrooke (Canada). La principale retombée de ce travail de thèse repose sur un ensemble de modèles analytiques compacts introduits dans un environnement de simulation de circuits intégrés et permettant d'optimiser les architectures de composants monoélectroniques mais aussi d'analyser des fonctions électroniques dans une approche de circuits hybrides.We began our work with the modelling of single electron transistor SET. First, based on the orthodox theory, an ideal SET model implemented in Cadence framework is developed. The principle of our realistic SET model is that we use these calculated resistance values (bias dependant) in the orthodox theory (ideal model) to obtain accurate tunnel current. At the same time, we also calculate the thermionic current passing through each junction. The sum of tunnel and thermionic currents is the final current in our realistic SET model. In SET-based circuits, we have studied the impact of different CMOS technology nodes on the performance of such hybrid circuits (e.g. detailed study on Voltage-Controlled Oscillator VCO). To benefit from the SET advantages, we turned to the research of single electron memory SEM (which is basically a set structure with an extra island as the memory point). We have developed the model about the charge trapped on the floating memory point of the SEM cell. We pointed out the main approach utilized in our models to calculate electron tunnel and analysed the characteristics of the charge writing and retention in the SEM. Static and dynamic models of SEM have been developed. We discussed about the modelling approaches especially the algorithms of each model. Static model is used to get the final electron number in the floating island of SEM, while dynamic model allows estimating the charge variation with time function of voltage biasing and finally extracting the writing and retention times. These two models can complement each other and some preliminary results were shown. Finally, the process of room temperature SET developed in the University of Sherbrooke is presented. We presented the main problems in the fabrication. We finished this last chapter with the proposal of a possible process to fabricate single electron memoriesVILLEURBANNE-DOC'INSA LYON (692662301) / SudocSudocFranceF