Réseaux d'interconnexion flexibles pour architectures reconfigurables dynamiquement

Dynamic and partial reconfiguration allows to dynamically allocate the tasks constituting an application in the reconfigurable regions of an FPGA. However, dynamic management of the tasks directly impacts the communications since tasks are not always implemented at the same place in the FPGA. So, the communication architecture must support high flexibility and significant qualities of service (guaranteed bandwidth and/or latency). In this PhD, several interconnection architectures were studied and evaluated regarding their compliance with a dynamically reconfigurable system implemented in FPGA. These networks allow a simple interconnection of the elements constituting a system with great flexibility. One of proposed networks lies on dynamically created communication paths following applicative requirements. This network targets both FPGA and ASIC implementationsLa reconfiguration dynamique partielle permet de placer dynamiquement les tâches d'une application dans des zones reconfigurables d'un FPGA. Cependant, la gestion dynamique des tâches impacte les communications du fait que les tâches ne sont pas toujours allouées aumême endroit dans le FPGA. Ainsi, l'architecture d'interconnexions doit supporter une grande flexibilité et un large éventail de qualité de service (bande passante ou latence garantie). Dans cette thèse, plusieurs architectures d'interconnexion ont été étudiées et évaluées enfonction de leur compatibilité avec un système reconfigurable dynamiquement implémenté sur FPGA. Ces réseaux permetent une simplification de l'interconnexion des éléments d'un système avec une très grande souplesse d'utilisation.L'un de réseaux proposé repose sur des chemins de communication créés dynamiquement en fonctions des besoins. Ce réseau dynamique vise aussi bien une implémentation FPGA qu'une cible ASIC.LANNION-ENSSAT (221132206) / SudocSudocFranceF