Utilizing Data Compression to Improve Cache Performance in Multicore Processors with Dedicated Caches

オフチップアクセス速度が問題を解決するために,チップマルチプロセッサ(CMP)上には大容量のキャッシュが搭載されている.オンチップキャッシュ容量を有効に利用するためには,共有型キャッシュが望ましい.しかし微細化が進み配線遅延の問題が深刻化すると,大容量な共有型キャッシュでのレイテンシが問題となる.そこで今回,オンチップキャッシュとして非共有型キャッシュを用いることを提案する.非共有型キャッシュは共有型と比べて配線遅延の影響を受けにくいが,大きなミス率が問題である.本稿では非共有型キャッシュにデータ圧縮技術を用いることでこの問題の解決を図る.データ圧縮技術を用いることで,オフチップとの通信量も削減することができる.Chip multiprocessors (CMPs) have large on-chip caches in order to mitigate large off-chip access latency. For efficiently utilizing on-chip cache capacity, on-chip caches should be shared. However, increasing wire delay due to advanced process technologies, increasing on-chip access latency of the shared caches becomes serious. In this paper, we propose to use data compression for on-chip dedicated caches. Using data compression reduces on-chip cache miss rate and off-chip memory traffic