An Energy-Efficient Instruction Scheduling Technique Exploiting Cache Miss Information

近年のマイクロプロセッサには処理性能を維持しつつ消費電力を削減することが求められている． 本稿では，その削減のためマイクロプロセッサとメインメモリの間に存在する動作速度の隔たりを利用する．ク リティカルパス情報に基づきレイテンシの不均一な演算器を使い分けるアーキテクチャにおいて，主記憶アクセ ス中に実行される命令をノンクリティカルとみなし，全て低速かつ低消費電力な演算器で実行させることを提案 する．シミュレーションによりエネルギー遅延二乗積の評価を行った結果，全ての演算器が高速な場合と比較し て平均27.3%，クリティカルパス情報のみを利用する場合と比較して平均2%削減できることがわかった