A Reliability Evaluation Technique for Soft-Error Susceptible Computer Systems

集積回路の加工寸法の縮小に伴い，回路の動作電圧とノイズマージンが低下し，宇宙線に起因するソフト エラーが無視できなくなってきた．本稿では，CPU，キャッシュ，及び主記憶からなるコンピュータシステムのソフト エラーの発生回数をシステムレベルで評価する手法を提案する．キャッシュメモリやレジスタなどのハードウェア単 体のソフトエラー率を単純に足し合わせることによって求めたソフトエラー率はしばしば悲観的な値となる．これは， コンピュータシステムで発生するソフトエラーが，ハードウェア単体のソフトエラー率SER だけでなくプログラムの 振る舞いや使用されている誤り訂正技術の種類と適用箇所に依存するためである．本稿で提案するソフトエラー数の 見積もり技術は，プログラムの動的な振る舞いを考慮し，ソフトエラー数を見積もるものである．はじめに，メモリ 階層を有するコンピュータシステムのためのソフトエラー数見積もりモデルを議論する．次に，本モデルを用いて， サイクル精度の命令セットシミュレーションによりソフトエラー発生回数を見積もるアルゴリズムを議論する．提案 手法はコンピュータシステムにおける高信頼化の指針を与えるものである．As the feature size of integrated circuits shrinks, their voltage and noise margins are lowered and the soft error issue becomes more and more serious. In this paper, we propose a reliability evaluation technique for soft-error susceptible computer systems. Conventional static soft-error estimation for computer systems with SERs of memory modules results in their pessimistic SERs. This is because memory cells under usage depend on dynamic behavior of computer systems and not all soft errors on memory modules make computer systems faulty. In our proposed technique, dynamic behavior of computer systems is taken into account for accurate soft-error estimation. First, we introduce a model to evaluate soft-errors of computer systems. To our best knowledge, this is the first study to model dynamic behavior of computer systems. Next, soft-error estimation algorithm considering dynamic behavior of computer systems is proposed. Our reliability evaluation technique gives system designers a means to estimate the number of soft errors of their products early in design with low cost