Optimización de algoritmos de detección, reconocimiento y seguimiento de rostros mediante FPGA

Este proyecto pretende optimizar los procesos de detección y reconocimiento de rostros que funcionan por software, mediante el uso de sistemas empotrados y sistemas con lógica reconfigurable como son las FPGAs. Con el paso a hardware se pretende obtener una mejora de rendimiento suficientemente alta para evitar las limitaciones de ejecución que se pueden observar con software. A partir de un estudio de diferentes algoritmos de detección de rostros se realizan diferentes implementaciones en software y su posible migración a hardware. Esta migración es realizada para su implementación en una placa de desarrollo Zedboard de la firma Avnet, que contiene una FPGA ZYNQ ZC702 de la empresa Xilinx. Esta FPGA posee un procesador de doble núcleo ARM Cortex M9 y lógica reconfigurable. Finalmente se analizarán los resultados obtenidos de ambas implementaciones