Performance-Analyse des DEC Alpha-Chip: Moderne Compiler-Techniken zur Programmoptimierung

Der untersuchte DEC Alpha-Chip ist ein RISC-Prozessor, der durch die hohe Taktfrequenz und die interne parallele Pipeline-Struktur eine theoretische Rechenleistung von bis zu 150 MFLOPS erreicht. Bei Algorithmen mit ausgeprägtem lokalen Verhalten können besonders dann hohe Performance-Werte erzielt werden, wenn häufig wiederverwendete Daten in den schnellen Cache-Speichern gehalten werden. Um diese Möglichkeiten der Programmoptimierung auszunutzen, muß ein Compiler die Merkmale des Speichersystems berücksichtigen, was aber von dem zur Verfügung stehenden Compiler nur in eingeschränktem Maß berücksichtigt wird. In dieser Arbeit wird, nach der Beschreibung des DEC Alpha-Chip, auf die Optimierungsoptionen des benutzten DEC FORTRAN-Compilers eingegangen. Anhand von Beispielen in FORTRAN-Code wird dann erläutert, wie Datenwiederverwendung in Schleifen ermittelt und der Source-Code durch die Anwendung geeigneter Programmtransformationen optimiert werden kann