Uma abordagem multiobjetivo usando programação genética cartesiana para projeto de circuitos digitais aproximados

The reasons that justify studies involving Hardware Evolutionary (EHW), an area dedicated to the design of electronic devices that uses evolutionary algorithms in the design of a certain architecture like digital circuits and analog circuits, are: (i) developing models that are not attainable when traditional techniques are employed; and (ii) designing good solutions to problems and applications where specifications are incomplete or there are no optimal solutions. In this scenario, Approximate Computing appears as a new paradigm in response to the need to improve the performance or energy efficiency of electronic devices. In Approximate Computing, the accuracy of the models can be relaxed, generating designs for users who are willing to accept certain inaccuracies, such as applications imprecise arithmetic circuits, image compression processes, digital finite impulse response (FIR) and infinite impulse response (IIR) applications. Digital circuits obtained through Approximate Computing are classified as circuits. The functional requirements of the approximate digital circuits are relaxed in order to achieve: (i) energy savings, (ii) better response speed, (iii) less complexity of the circuit and (iv) smaller area occupied by the circuit components. We wish to investigate here the process of construction of approximate combinational digital circuits via Multiobjective Evolutionary Computation. For such a technique of Genetic Programming Cartesiana, based on the concept of Pareto dominance and with population size adaptive to deal with multiple objectives is proposed in this work to design approximate digital circuits by analyzing the compromise between propagation delay, power consumed and error. Such a technique is entitled CGPMO + TPA. Combinational digital circuits such as adders, multipliers, and Arithmetic Logic Units with up to 16 inputs and 370 logic gates are considered in computational experiments. The CGPMO + TPA method was compared with approaches in the literature and presented satisfactory results.Os motivos que justificam estudos envolvendo Hardware Evolutivo (EHW), uma área voltada ao projeto de dispositivos eletrônicos que utiliza algoritmos evolutivos na concepção de determinada arquitetura como circuitos digitais e circuitos analógicos, são: (i) desenvolver modelos que não são alcançáveis quando técnicas tradicionais são empregadas; e (ii) projetar boas soluções para problemas e aplicações em que as especificações são incompletas ou não existem soluções ótimas. Neste cenário, a Computação Aproximada aparece como um novo paradigma em resposta à necessidade de melhorar o desempenho ou a eficiência energética de dispositivos eletrônicos. Na Computação Aproximada, a acurácia dos modelos pode ser relaxada, gerando projetos para usuários que estão dispostos a aceitar certas imprecisões, como em aplicações multimídia, circuitos aritméticos imprecisos, processos de compressão de imagens, aplicações de filtros digitais de resposta finita ao impulso (FIR) e resposta infinita ao impulso (IIR). Circuitos digitais obtidos via Computação Aproximada são classificados como circuitos digitais aproximados. Os requisitos de funcionalidade dos circuitos digitais aproximados são relaxados visando alcançar: (i) economia de energia, (ii) melhor velocidade de resposta, (iii) menor complexidade do circuito e (iv) menor área ocupada pelos componentes do circuito. Deseja-se investigar aqui o processo de construção de circuitos digitais combinacionais aproximados via Computação Evolucionista multiobjetivo. Para tal uma técnica de Programação Genética Cartesiana, baseada no conceito de dominância de Pareto e com tamanho populacional adaptativo para lidar com múltiplos objetivos é proposta neste trabalho visando projetar circuitos digitais aproximados analisando o compromisso entre atraso de propagação (delay), potência consumida e erro. Tal técnica é intitulada CGPMO+TPA. Circuitos digitais combinacionais como somadores, multiplicadores e Unidades Lógicas Aritméticas com até 16 entradas e 370 portas lógicas são considerados nos experimentos computacionais. O método CGPMO+TPA foi comparado com abordagens presentes na literatura e apresentou resultados satisfatórios