Conception et réalisation d'un dispositif de prétraitement de signaux radar en utilisant le VHDL

Au cours des dernières décennies, les méthodes de conception des fonctions numériques ont subi une évolution importante. Dans le passé, la majorité des applications était élaborée autour des circuits intégrés standards. Plus récemment, les circuits programmables ont beaucoup attiré l'attention par leurs propriétés multiples. Les outils d'aide à la conception se sont unifiés contribuant ainsi à l'essor de telles technologies. Notre projet se situe dans le cadre de l'exploitation de cette évolution, en collaboration avec le centre de recherche de la Défense à Ottawa et la compagnie Lockeed Martin Canada, pour la réalisation d'une unité de prétraitement des signaux radar. Notre travail, dans ce projet, consiste à concevoir un circuit numérique pour la détection des impulsions radar et l'estimation de leur temps d'arrivée, en utilisant une description en langage VHDL pour cibler une technologie de type FPGA. Au cours de ce travail, nous proposons trois structures pour la réalisation de l'estimateur. Elles se distinguent par le type d'interpolation et la méthode de la résolution de l'équation qui en découle. Les trois solutions ont été simulées par le logiciel VSS de SYNOPSYS, synthétisées en vue de cibler deux familles de circuits FPGA, XC4000 et VIRTEX de la firme XILINX. Les trois solutions proposées satisfont les spécifications. Les résultats de réalisation nous permettent d'analyser la complexité et les performances des trois stratégies