Monolithisch integrierte Sigma-Delta Frequenzsynthesizer in 0.13 μm CMOS

In this work a compact, monolithically integrated, high frequency sigma-delta phase-locked loops (PLLs) designed in 0.13 μm CMOS technology are investigated. The research focuses on the analysis of PLL spurious performance degradation caused by the integrated digital sigma-delta modulator, design and optimization of compact sigma-delta modulators with improved tonal and switching noise performance. The main achievements of this work include: 1. An implementation of MASH (multistage) modulator in the dual edge triggered style is proposed. The implementation offers two advantages over conventional MASH when integrated into the same die with a fractional-N PLL: 1) the modulator’s area is reduced by 15–20%; 2) the switching noise power is distributed in such a manner, that the first reference spur of a synthesizer is not degraded; instead, the glitch energy is shifted to the second multiple of reference frequency; in the work a benefit of such reference spur power distribution is demonstrated. Proposed implementation does not affect logical behavior of the MASH modulator. 2. MASH 1-1-1 (three stages of first order each) sigma-delta modulator with DC dithering used for frequency synthesis applications is investigated. At the expense of minimum additional hardware such dithering topology allows to shift tones to the low frequencies and decrease their power. 3. An oscillator-based dither generator is proposed for the use in MASH 1-1-1 modulator. The generator consumes less current and area, produces much less supply switching noise than a conventional pseudo-random dither generator while keeping modulator’s output free of tones. An empirical study of oscillator-based dither generator is presented. 4. MASH 1-1-1 modulator with direct feedback dithering is investigated. Such dithering topology requires no additional hardware to be implemented. Among the disadvantages of the direct feedback dithering is the addition of small DC offset to the output of MASH modulator and presence of some low power tones in amplitude spectrum. Two fully integrated 11 GHz sigma-delta PLLs incorporating single- and dual edge triggered MASH modulators with different dithering topologies were fabricated in 0.13 μm CMOS process. Spurious, as well as phase noise performance of the PLLs for different modulator topologies was compared. The PLL controlled by the integrated dual edge triggered MASH 1-1-1 modulator exhibited first reference spur below –66 dBc over the whole locking range and fractional spurs power not exceeding –70 dBc within 70% of the division ratio range.In der vorliegenden Arbeit werden kompakte, monolithisch integrierte Hochfrequenz Sigma-Delta Phasenregelschleifen (PLLs), die in einer 0.13 μm CMOS Technologie realisiert wurden, untersucht. Die Untersuchung befasst sich mit der Analyse von harmonischen Störungen im Spektrum der PLL, die vom integrierten digitalen Sigma-Delta Modulator verursacht werden, sowie mit der Entwicklung und der Optimierung von Sigma-Delta Modulatoren mit geringen harmonischen Komponenten am Ausgang und verringerten digitalen Schaltrauschen. Wichtige Ergebnisse dieser Arbeit sind: 1. Die Entwicklung vom doppelflankengesteuerten kaskadierten Modulator (bezeichnet als MASH Architektur), der in Sigma-Delta Frequenzsynthesizern angewendet wird. Bei einer gemeinsamen Integration vom MASH Modulator und der Fractional-N PLL, bietet diese Verwendung zwei Vorteile: 1) Die Fläche des Modulators wird bis zu 15–20% reduziert; 2) Das Schaltrauschen wird verteilt, damit die harmonische Komponente bei Abstand von einer Referenzfrequenz zum Träger nicht vergrößert wird. Die Schaltrauschenleistung bzw. unerwünschte harmonische Störungen werden auf einen doppelten Referenzfrequenzabstand verschoben. In der vorliegenden Arbeit werden die Vorteile solcher Schaltrauschenverteilung demonstriert. Bei doppelflankengesteuerter Realisierung wird die Logikfunktion des Modulators nicht verändert. 2. MASH 1-1-1 (drei kaskadierte Modulatoren erster Ordnung) Sigma-Delta Modulator mit DC-Dither in Anwendung auf Sigma-Delta Frequenzsynthesizern wird untersucht. Eine solche Dither-Funktion wird mit weniger zusätzlichen Komponenten realisiert. Mit Hilfe des DC-Dithers wird die Frequenz der harmonischen Störungen verkleinert und ihre Leistung wird verringert. 3. Ein Oszillator-basierter Dither Generator in Anwendung auf ein MASH 1-1-1 Modulator wurde entwickelt. Einerseits verbraucht der Generator weniger Strom und Chipfläche und produziert weniger Schaltrauschen als ein üblicher digitaler Pseudozufallsgenerator, andererseits unterdrückt er effektiv die harmonischen Komponenten am Ausgang des Modulators. Eine empirische Analyse des Oszillator-basierten Dither Generators wird dargestellt. 4. Ein MASH 1-1-1 Modulator mit direktem rückgekoppelten Dither wurde untersucht. Direktes rückgekoppeltes Dither wird ohne zusätzliche Komponenten realisiert. Als Nachteil dieser Methode wird ein kleiner DC-Wert zum Eingangssignal des Modulators addiert. Auch die harmonischen Störungen werden nicht völlig unterdrückt. Zur experimentellen Verifikation wurden zwei vollintegrierte 11 GHz Sigma-Delta PLLs mit einzel- und doppelflankengesteuerten MASH Modulatoren mit verschiedenen Dither Verwertungen in einer 0.13 μm CMOS Technologie hergestellt. Sowohl harmonische Störungen als auch Phasenrauschen des Eingangssignals der PLLs wurden verglichen. Bei Benutzung des integrierten doppelflankengesteuerten MASH Modulators liegt die störende Frequenzkomponente unter –66 dBc bei einem Referenzfrequenzabstand zum Träger. Die fractional harmonischen Komponenten liegen unterhalb –70 dBc innerhalb von 70% vom eingerasteten Frequenzbereich