Design of Low Noise Voltage-Controlled Oscillator Using Impedance Locus

[[abstract]]本論文係提出一運用於阻抗軌跡設計法(Impedance Locus)之低相位雜訊電壓控制振盪器(Voltage-Controlled Oscillator, VCO)。我們採用阻抗軌跡法設計900MHz及1.8GHz之低雜訊電壓控制振盪電路。理論部分是Kurokawa在1969年由負電阻振盪器模型中所演繹出振盪形成的充分且必要條件，振盪器的頻率和輸出功率可經由device line 和impedance locus來預測，阻抗軌跡法常被使用在改善振盪器的相位雜訊表現。在每個振盪點上，元件和負載軌跡都會有一夾角 ，若此角度為 ，則該振盪點為一穩態振盪，且當角度為 90°時相位雜訊為最低的。實作電路方面，電晶體我們採用Agilent 公司的ATF-55143 Low Enhancement Mode MOSFET，壓變電容二極體是採用TOSHIBA公司的1SV239之元件，使用阻抗軌跡設計法分別實作出900MHz及1.8GHz之低雜訊電壓控制振盪電路。模擬與量測結果顯示使用阻抗軌跡設計法之電壓控制振盪器確實改善了相位雜訊性能表現。 900 MHz之電壓控制振盪器相位雜訊在位移頻率100kHz時低於-114 dBc/Hz，較未使用該設計法之振盪器改善約9 dB。1.8 GHz之電壓控制振盪器相位雜訊在位移頻率100kHz時低於-111 dBc/Hz，較未使用該設計法之振盪器改善約7 dB。[[abstract]]This thesis develops a 900 MHz and a 1.8 GHz low noise voltage-controlled oscillator (VCO) by using impedance locus. In 1969, Kurokawa proposed a generalized analysis of negative-resistance oscillators that indicates the conditions necessary for stability of oscillation. The oscillator frequency and output power can be predicted by observing the device line and impedance locus. In every oscillation point, device line and impedance loci have a angle ψ。If the angle satisfy 0°<ψ