Spike Reduction and Wakeup Acceleration for Test Scheduling and Power Management in Supply-Gating SoC

[[abstract]]本計畫主題為「電源閘控系統晶片測試排程與功耗管理中降低尖峰功耗與縮短等待時間之研究」。主要研究以電源閘控功耗管理與測試排程降低奈米製程中系統晶片中的功耗；同時探討電源閘控所引發電源閘控尖峰功耗過高與模式切換時間過長的問題。對於尖峰過高與過長的問題，我們提出對電源閘控開關配置後產生控制向量的方法，與依照降低尖峰的準則配置等兩種技術。截至目前的研究，此類技術可以將尖峰值與甦醒時間的乘積降低93%以上。切換時間包含鎖定時間，針對鎖定時間過長的問題，我們承續上一年度的研究，發展一低面積低功耗之同步延遲競射器，可以將鎖定時間縮為兩個週期；我們將改善其靜態相差，並研究更小、功耗更低的快速鎖定電路。本計畫研究成果將可為奈米製程系統晶片的同步延遲競射器功耗問題，提供一有效解決方案，對本國積體電路產業有一定程度之貢獻