Реалізація прискорених алгоритмів цілочисельного ділення на плис

The structural division of the implementation of the modules in the elemental basis of FPGA type FPGA, made ​​by behavioral algorithms description language VHDL. Implemented check the functioning of the modules division simulation system ModelSim Xilinx Edition - MXE III with a test standПредложены структурные реализации модулей деления в элементном базисе ПЛИС типаFPGA, выполненные путем поведенческого описания алгоритмов на языке VHDL. Реализована проверка функционирования модулей деления методом моделирования в системеModelSim Xilinx Edition - МХЕ III с помощью проверочного стендаЗапропоновано структурні реалізації модулів ділення в елементному базисі ПЛІС типу FPGA, виконані шляхом поведінкового опису алгоритмів мовою VHDL. Pеалізована перевірка функціонування модулів ділення методом моделювання в системі ModelSim Xilinx Edition - мхе III за допомогою перевірочного стенд