Semi floating-gate konvertere

I oppgaven er det jobbet med kretser som er bygget i semi floating-gate logikk. Det er vurdert en binær til flernivå konverter (BFK) som tilsvarer DAC, og en flernivå til binær konverter (FBK) som tilsvarer ADC. Det er sett på løsninger med to-, tre- og firebits. Det er beskrevet hvordan kretsene dimensjoneres, og hvor følsomme de er for forandringer i innsignalet. Nytten av å ha en eller to oppladningstransistorer, og følsomheten for forskyving i innsignal og klokkesignal er vurdert. I tillegg er strømforbruket til en semi floating-gate inverter vurdert i forhold til en tradisjonellinverter. Det er laget utlegg og produsert en brikke som det er målt på. Det er benyttet en 0,35 mikrometer prosess fra AMS (Austria Micro Systems). I utgangspunktet skulle semi floating-gate kretser kreve færre transistorer, mindre areal, og bruke mindre strøm enn tradisjonell logikk. Etter omfattende simuleringer viser det seg at semi floating-gate kretser har liten fordel fremfor tradisjonell logikk. Det er testet ut en trebits flernivå til binær konverter. Den er følsom for forandringer i innsignalet, og dimensjonering av inngangskondensatorene. Ved en relativt liten forandring, vil det bli en feil i utsignalet til kretsen. Både flernivå til binær konverter og binær til flernivå konvertereren som er undersøkt, er følsom for balansering av transistorene i inverteren. Prosessen har variasjoner i dopekonsentrasjonen til kanalen til transistorene. Det påvirker balanseringen av transistorene på brikken. I måling på en trebits binær til flernivå konverter ligger det balanserte nivået et halvt spenningstrinn under spenningsnivået i utlegget. Det betyr at en trebits binær til flernivå konverter kan ha for stor støymargin til å kunne brukes i praksis. Semi floating-gate invertere har et betydelig høyere strømforbruk enn tilsvarende tradisjonelleinvertere