Implementación de técnicas de detección y corrección de errores en memorias SRAM sobre FPGAs

[spa] Los errores siempre han estado presentes en todo, esto también se aplica en la transmisión de datos. Dependiendo del medio de transmisión, el ambiente al cual esté expuesto e incluso el tipo de codificación pueden presentar anomalías en los datos. Los códigos detectores y correctores de errores han sido implementados para tratar de solventar estos fallos. En este proyecto se presentan tres códigos de detección y dos de detección y corrección de errores diseñados para funcionar en memoria SRAM implementadas en FPGAs. El objetivo consiste en implementar estos códigos y posteriormente comparar dichos códigos para conocer cual se ajusta mejor en función de las necesidades y de los recursos a su disposición. Los resultados obtenidos muestran que a mayor cantidad de recursos aportados a la detección y corrección de errores mayor será la probabilidad de detectar y solucionar un error. Los resultados muestran que la codificación Hamming extendida puede ajustarse a la mayoría de los casos proporcionando resultados positivos concluyendo que es el más recomendable de los códigos estudiados