Reduktion der Verlustleistung von ICs durch eine chipintegrierte Versorgungsspannungsregelung mit einem Boost-Konverter

Betriebs- und Prozessparameter beeinflussen die Laufzeit von Signalpfaden im IC. Um eine fehlerfreie Funktion der ICs bei allen möglichen Betriebs- und Prozessbedingungen zu gewährleisten, erfolgt der Schaltungsentwurf unter Berücksichtigung schlechtester Parameterbedingungen. ICs mit "typischen" oder "guten" Betriebs- und Prozessparametern könnten bei gleicher Funktionalität mit einer geringeren chipinternen Spannung betrieben werden. Damit lässt sich die Verlustleistung des Chips reduzieren. Es wurde eine Spannungsregelung entworfen, welche in Abhängigkeit der Laufzeit des kritischen Pfads die chipinterne Spannung VChip auf ein Minimum regelt, so dass die korrekte Funktion des auf dem Chip implementierten digitalen Systems erhalten bleibt. Zur Generierung der chipinternen Spannung wird ein Aufwärtswandler (Boost-Konverter) eingesetzt. Sein Schaltungsaufbau erweist sich bei der Integration auf dem Chip als vorteilhaft. Des Weiteren ist damit die Versorgung eines ICs mit einer typischen Versorgungsspannung von VDD = 3,3 V direkt aus einer Batterie von z.B. 1,2 V oder 1,5 V möglich. Durch die Wahl einer Regelungsfrequenz von f = 10 MHz konnten die notwendigen Bauteilwerte derart verringert werden, dass eine vollständige Integration der Spannungsregelung auf einem CMOS-Chip möglich ist. Beim Entwurf des Messkonzepts für die Messung der Laufzeit des kritischen Pfads im IC wurden lokale Parameterschwankungen berücksichtigt. Die Spannungsregelung wurde zur Versorgung eines CMOS-Systems mit einer maximalen Leistung von P = 1,5 W bei VChip = 3,3 V ausgelegt. Der Wirkungsgrad der Spannungsregelung erreicht über 90 %. Für beste Betriebs- und Prozessparameter ist durch die Verringerung der Chipspannung eine Reduzierung der Verlustleistung des ICs auf PVchip > 45 % PVdd gegenüber dem Betrieb des ICs mit der ursprünglichen Versorgungsspannung VDD = 3,3 V möglich