PERANCANGAN DAN IMPLEMENTASI KRIPTOGRAFI ALGORITMA A5/2 BERBASIS FPGA (FIELD PROGRAMMABLE GATE ARRAYS)

ABSTRAKSI: Metoda kriptografi yang digunakan untuk meningkatkan keamanan informasi baik suara maupun teks pada sistem telepon seluler GSM (Global System for Mobile Communication) adalah dengan menggunakan algoritma kriptografi A5. Algoritma A5 merupakan jenis algoritma simetri dimana kunci yang dipakai untuk proses enkripsi dan dekripsi sama. Algoritma A5 dibagi menjadi A5/1, A5/2, dan Versi terbarunya yaitu A5/3.Tugas akhir ini merepresentasikan rancangan algoritma A5/2 yang dapat melakukan proses enkripsi dan deskripsi dalam satu sistem. Rancangan ini menggunakan mode operasi LFSR ( Liniear Feedback Shift Register) yang digunakan untuk pembangkit deretan bilangan acak, dan akan dimodelkan dengan menggunakan bahasa VHDL ( Very High Speed Integrated Circuit Hardware Language). Rancangan ini akan disimulasikan menggunakan Aldec Active HDL 3.5 serta disintesis menggunakan Xilinx ISE 8.1i,dan devais target menggunakan FPGA Virtex-4 seri XC4VLX25-10SF363CHasil implementasi rancangan tugas akhir ini dengan menggunakan target divais FPGA Virtex-4 seri XC4VLX25-10SF363C menunjukkan top level entity mampu bekerja pada frekuensi maksimum 198,159 MHz dan membutuhkan slices sebanyak 2% (292 dari10752 slices yang tersedia), serta membutuhkan 6% IOBs (15 dari 240 IOB yang tersedia)Kata Kunci : Cryptography, GSM (Global System for Mobile Communications, A5,ABSTRACT: Cryptography method which is used to increasing of information security voice and also teks on GSM communications mobile system is using with A5 algorithm cryptography. A5 algorithm is kind symetry algoritm where key is use for encryption and decryption process is same. A5 algorithm is divided into A5/1, A5/2, and the new version is A5/3..This final project presents a design of A5/2 algorithm which can doing encryption and decryption process in one system. The design is using LFSR ( Linear Feedback Shift Register) operation mode which used as generating concevutive random number, and will be modeled with using VHDL ( Very High Speed Integrated Circuit Hardware Language) language. The design is will be simulated using Aldec Active HDL 3.5 and also synthesized using Xilinx ISE 8.1i, and device target using FPGA Virtex-4 XC4VLX25- 10SF363C series.This final project design implementation result by using device target FPGA Virtex-4 XC4VLX25-10SF363C series show top level entity capable work on maximum frequency 198,159 MHz and required slices 2% (292 out of 10,752), and also required 6% IOBs (15 out of 240).Keyword: Cryptography, GSM (Global System for Mobile Communications, A5, A5/2