Fabrication of Buried Co-Planar Metal-Insulator-Metal Nanojunctions with a Gap Lower than 10 nm

An improvement of a process to fabricate co-planar metal-insulator-metal nanojunctions is presented to reach a gap length much lower than 10 nm using a 20 keV e-beam and an AuPd lift-off. The electrodes of the nanojunction are less than 100 nm in width and are buried in the SiO$_2$ substrate. For the 8 nm nanojunctions, the gap is still filled with SiO$_2$ if care is taken about the SiO$_2$ etching step of the process.Un procédé de fabrication est proposé pour obtenir des nanojonctions métal-isolant-métal co-planaires d'une largeur d'isolant bien inférieure à 10 nm en utilisant un masqueur électronique à 20 keV et un “lift-off” à l'or-palladium. Les électrodes de la nanojonction enterrées dans la silice ont une largeur de moins de 100 nm et sont distantes de 8 nm. En optimisant l'étape de sous gravure, il est possible de conserver de la silice comme isolant entre les électrodes