Analog circuits design for cellular neural network

Il paradigma delle Reti Neurali Artificiali (ANN) consiste nell’applicazione del modello neurale “biologico” per la risoluzione di problemi che spesso sono troppo complessi per un’architettura di Von Neumann. La letteratura offre differenti approcci per l’implementazione di ANN. Qualche implementazione è di tipo software, altre sono soluzioni circuitali come circuiti digitali full-custom o FPGA (Field Programmable Gate Array), come pure circuiti analogici, e il tipo di implementazione di certo dipende dal tempo di esecuzione adeguato al tipo di applicazione. Questa tesi riguarda la progettazione di nuovi circuiti analogici adattati per le Reti Neurali. In particolare, saranno utilizzate le Reti Neurali Cellulari (CNN) proposte nel 1981 dal Prof. L.O.Chua (University of California – Berkeley). Il “Laboratorio di Circuiti” dell’Università di Roma “Tor Vergata” ha progettato e realizzato alcuni chip analogici dedicati a questo tipo di Reti Neurali. Questi chip appartengono alla famiglia “Digital Programmable CNN” (DPCNN) e presentano principalmente due caratteristiche: la programmabilità digitale dei pesi sinaptici come una particolare architettura orientata ad una struttura interconnessa (cioè connettendo tra loro più di questi chip è possibile realizzare reti di grande dimensione). In questa tesi viene data una visione di insieme sulle ANN, sulle CNN e sulle Star-CNN: cosa sono, come funzionano ed a cosa servono. In perticolare verrà descritta la famiglia DP-CNN. Questa tesi propone una nuova architettura chiamata TD-CNN (Time Division CNN), che sfrutta una particolare strategia mirata a ridurra l’area di occupazione su silicio di una cella elementare, per aumentare l’integrabilità della rete. Oltretutto la stessa strategia a divisione di tempo verrà applicata alle TD-Star CNN. In particolare questi circuiti sono le non-linerità digitalmente programmabili (cioè DPTA – Digital Programmable Transconductance Amplifier e DPTA – Digital Programmable Transconductance Comparator) e circuiti particolari per la multiplazione (DM-SH – Dynamic Mirror Sample and Hold e DM-MUX – Dynamic Mirror Multiplexer). Sono mostrate alcune simulazioni dei circuiti per permettere lo studio di queste nuove architetture, e la modifica delle dinamiche introdotte dalla strategia a divisione di tempo.The Artificial Neural Network (ANN) paradigm consists of the application of biological “neural” models to the solution of particular problems that often are very hard to solve for the classical “Von Neumann” architectures. Different are the approaches proposed in literature for the implementation of an ANN. Some of them are software implementations only while, others are circuital solutions as full custom digital circuits or programmed FPGAs (Field Programmable Gate Array) as well as analogue circuits and the typology of the implementation certainly depends on the length of the processing time that you believe adequate for the particular application. This thesis is focused on the design of new analogue circuits well suited for Neural Network applications. In particular, the class of the Cellular Neural Networks (CNN), proposed in 1981 by Prof. L.O.Chua (University of California - Berkeley), will be exploited. In this area, the “Laboratorio Circuiti” at University of Rome “Tor Vergata” designed and manufactured several analogue chips devoted to this class of Neural Networks. These chips belong to the Digital Programmable CNN (DPCNN) chip family and present two main features: the digital programmability of the synaptic weights as well as a special architecture oriented to an interconnection structure (i.e. it is possible to carry out large network by connecting together more of these chips). In this thesis work you will find an overview about the Artificial Neural Network, the Cellular Neural Network and the Star Cellular Neural Network: what they are, how they work and why they are useful. In particular, the DP-CNN chip family will be deeply described. This thesis proposes the TD-CNN (Time Division CNN), a particular design strategy, devoted to reduce the silicon area occupation of the a elementary cell in order to improve the VLSI integrability of the network. Moreover, the same time-division strategy will be applied to TD-Star CNN. In particular, these circuits consist of the digitally programmable non-linearity circuits (i.e. the Digital Programmable Transconductance Amplifier - DPTA and Digital Programmable Transconductance Comparator – DTPC) and special circuit for to carry out the multiplexing feature (i.e. the Dynamic Mirror Sample and Hold – DM-SH and the Multiplexer – DM-MUX). Several circuital simulations will be shown in order to study the behavior of this modified architecture and the modifications on the dynamics introduced by the time division strategy