Design of five-stage cross-coupled relaxation oscillator in 180-nm CMOS technology

Opisan je postupak projektiranja petstupanjskog križno prospojenog relaksacijskog oscilatora koji generira takt frekvencije 32 kHz u 180 nanometarskoj tehnologiji u programskom paketu Cadence. Provedene su osnovne simulacije kako bi se provjerila funkcionalnost u nominalnim uvjetima rada uz napon napajanja od 1,2 V i potrošnju struje do 250 nA. Nakon toga provedene su simulacije za rubne tehnološke parametre. Razlike u tehnološkim parametrima je potrebno uzeti u obzir jer pri proizvodnji dolazi do malih razlika između dvije komponente koje bi u potpunosti trebale biti iste. Prilagođen je sklop kako bi bio unutar zadanih specifikacija za sve moguće slučajeve. Nakon svega nacrtana je topologija sklopa, tj. stvarni izgled sklopa nakon što čip bude procesiran.Design procedure of cross-coupled comparator ring oscillator core in 180 nanometer technology that generates 32 kHz frequency is described. Basic simulations have been carried out to check functionality in nominal conditions with voltage supply of 1.2 V and current consumption up to 250 nA. After that, corner simulations have been done. Differences in technological parameters must be taken in consideration because there are small differences in production between two components that should be the same. Block has been adjusted to satisfy given specifications for every possible case. After everything, layout has been drawn which shows how the block will look after the chip is processed