Cilj ovog završnog rada je ispitati isplativost i efikasnost enkodiranja video sadržaja putem RISC-V procesora koji biva emuliran na FPGA uređaju. Zbog mnogih specifičnih zahtjeva tog cilja izvođenje projekta nije bilo trivijalno. Pri početku rada prvo smo proučili razne tehnologije koje ćemo koristiti tijekom izvedbe završnog rada. RISC-V procesorska arhitektura je open-source projekt započet 2010. godine na Sveučilištu u Californiji, Berkeley. Sveučilište je također razvilo programsku potporu koja omogućava emuliranje RISC-V procesorske jezgre na svim razvojnim pločicama koje imaju ugrađen Zynq FPGA modul. Mi smo se odlučili za razvojnu pločicu ZedBoard kompanije Xilinx. Nakon pokretanja RISC-V jezgre na ZedBoardu krenuli smo u potragu z...