Desarrollo de un generador de patrones y analizador lógico basado en FPGA

[ES] En la evaluación de distintos chips es necesario generar patrones en sus señales de entrada y comprobar que las de salida sean correctas. Estos patrones deben cubrir todas las posibilidades del chip para asegurar su correcto funcionamiento en cualquier situación y modo de trabajo. El objetivo de este TFM es implementar un generador de patrones utilizando una FPGA que también sea capaz de capturar las salidas del chip. El uso de la FPGA permite tener un control total sobre qué señales se envían y reciben a través de sus pines, dónde se sitúan los flancos y, además, permite trabajar a una frecuencia superior a varias soluciones actuales. En este proyecto, los patrones serán generados a nivel de bit mediante scripts en Python en un PC y se cargarán a la FPGA a través de un puerto USB. La tarea de la FPGA será enviar estos patrones y recibir las señales del chip a evaluar.[EN] In the evaluation of different chips it is necessary to generate patterns in their input signals and check that the output signals are correct. These patterns must cover all the possibilities of the chip to ensure its correct performance in any situation and working mode. The objective of this TFM is to implement a pattern generator using an FPGA that is also capable of capturing the outputs of the chip. The use of the FPGA allows total control over which signals are sent and received through their pins, where the edges are located and, in addition, allows to work at a higher frequency than several current solutions. In this project, the patterns will be generated at bit level using Python scripts on a PC and will be uploaded to the FPGA through a USB port. The task of the FPGA will be to send these patterns and receive signals from the chip to be evaluated.Compadre Ochando, J. (2019). Desarrollo de un generador de patrones y analizador lógico basado en FPGA. http://hdl.handle.net/10251/12783