Variability-Aware Design of Low Power SRAM Memories (Variabiliteitsbewust ontwerp van SRAM geheugens met een zeer laag energieverbruik)

Een laag energieverbruik per bewerking is een van de belangrijkste vereisten bij het ontwerp van draagbare toestellen zoals smartphones. Veelbelovende nieuwe toepassingen zoals intelligente sensoren voor Ambient Intelligence kunnen maar worden verwezenlijkt als het energieverbruik per bewerking nog aanzienlijk daalt.In de meeste toepassingen nemen geheugens een belangrijke plaats in in het totale energieverbruik. Na optimalisatie vertonen typische applicaties een sterke datalokaliteit, zodat het energieverbruik van de relatief kleine geheugens die dicht bij de processor staan vaak dominant is.Dit werk introduceert nieuwe energiezuinigere schakelingen en geheugenorganisaties voor deze relatief kleine SRAM geheugens met een gematigde snelheid. Hierbij wordt expliciet rekening gehouden met de nieuwe uitdagingen die samengaan met de hedendaagse technologieen: lekstromen, grote ongecorreleerde variaties tussen transistoren binnen een chip en de dominante impact van de verbindingsdraden op de performantie.De belangrijkste innovaties zijn een verbeterde bitlijnstructuur, het gebruik van dynamische leesstabiliteit voor de geheugencel, gekalibreerde leesversterkers en een efficientere implementatie van geheugens met meerdere snelheidsmodes dankzij het gebruik van gekalibreerde timing en het selectief verlagen van voedingsspanningen. Deze tekst bespreekt alle belangrijke onderdelen van een SRAM geheugen en kadert de nieuwe technieken in een breed literatuuroverzicht.De nieuwe technieken worden geillustreerd en gevalideerd met twee succesvolle prototype geheugens. Het meest recente prototype is een geheugen met 4K woorden van 32 bits (128Kbit) in een 90nm technologie. Het ondersteunt verschillende werkingsmodes. In de 1.2V mode is de maximale kloksnelheid 850MHz en het totale energieverbruik per operatie is 8.4pJ. In de 0.6V mode is de maximale kloksnelheid 240MHz en het totale energieverbruik per operatie is 2.7pJ. Dit prototype heeft een aanzienlijk lager energieverbruik per operatie dan de andere geheugenontwerpen uit de literatuur voor snelheden tussen 100MHz en 850MHz.1. Introduction 2. Memory Cell 3. Local Memory Matrix 4. Sense Amplifiers 5. Sense Amplifier Calibration 6. Data Transfers 7. Global Control Circuits: Decoder and Timing 8. Prototypes 9. Conclusionsnrpages: 298status: publishe