Progetto di riferimenti di tensione CMOS per tensioni di alimentazione ultra-basse basati su architetture a condensatori commutati.

Con questo lavoro di tesi si presenta un riferimento di tensione CMOS basato su architetture a condensatori commutati in grado di lavorare con tensioni di alimentazione Sub-1V. La topologia è stata progettata con processo UMC CMOS 0.18µm-1.8V il quale mette a disposizione transistori MOSFET caratterizzati da una bassa tensione di soglia(Low Threshold e Zero Voltage Threshold). Il core del riferimento prevede la presenza di un singolo nMOS Regular Threshold polarizzato in subthreshold e di un integratore tempo discreto chiuso in reazione negativa mediante una rete resistiva, opportunamente dimensionata per ottenere la compensazione in temperatura desiderata per il riferimento. La particolare architettura dell'integratore permette di ridurre le componenti di rumore a bassa frequenza e cancellare l'offset grazie alla tecnica CDS. I risultati ottenuti dalle simulazioni funzionali mostrano una tensione di riferimento nominale di 483mV, con una variazione massima in temperatura di 4mV su un range che va da -20°C ad 80°C, a fronte di una minima tensione di alimentazione di 0.7V. Il consumo medio di corrente in condizioni nominali è di circa 10µA. Infine, è stata verificata la possibilità di ridurre la tensione minima di alimentazione implementando nel core un nMOS LV. I primi risultati ottenuti mostrano una tensione di alimentazione minima funzionale prossima a 0.5V con valori della tensione di riferimento di circa 265mV. Si tratta comunque di un primo prototipo con componenti ideali atto a fornire una base di partenza per sviluppi futuri