Ein Beitrag zur Modellierung von Kurzkanal-MOSFETs für den Entwurf von schnellen CMOS-Schaltungen mit SPICE

Oberhalb von 1GHz verlieren die meisten MOSFET-Kompaktmodelle für SPICE ihre Gültigkeit, was an der fehlenden Modellierung bislang unbeachteter Einflüsse des parasitären Gateeingangswiderstandes und des aufgrund von Substratkopplung entstehenden parasitären Substratnetzwerks liegt. Zur Bestimmung eines genaueren Wertes für die Gateverzögerungszeitkonstante wurde u.a. ein auf CMOS-Ringoszillatoren basierendes Verfahren entwickelt, mit dem es möglich ist, den Gateeingangswiderstand zu extrahieren und simultan eine Feineinstellung der Kapazitätsparameter vorzunehmen. Für vertikale MOSFETs, mit einem elektrisch nicht kontaktierbaren Bulk, konnte das Transistorverhalten erstmals mittels BSIM3v3 gut modelliert werden. Die hier vorgestellten bzw. entwickelten HF-Parameterextraktionsverfahren sind unabhängig vom verwendeten Kompaktmodell und behalten selbst beim Einsatz des modernen Kompaktmodells BSIM4 ihre Gültigkeit