Este trabalho mostra a comparação dos efeitos das falhas provocadas pelos Single-Event Effects em dispositivos 28nm FDSOI, 28nm FDSOI High-K e 32nm Bulk CMOS e células de memória 6T SRAM feitas com estes dispositivos. Para conseguir isso, foram usadas ferramentas TCAD para simular falhas transientes devido a impacto de íons pesados a nível dispositivo e nível circuito. As simulações neste ambiente tem como vantagem a simulação dos fatos e mecanismos que produz as falhas transientes e seus efeitos nos dispositivos, além de também servir para projetar virtualmente estes dispositivos e caraterizar eles para estas simulações. Neste caso, foram projetados três dispositivos para simulação: um transistor NMOS de 32nm Bulk, um transistor NMOS de 28...
Atualmente, a simulação de falhas é um estágio importante em qualquer desenvolvimento de Circuitos I...
A redução das dimensões dos dispositivos semicondutores para escalas submicrométricas impõe diversos...
This paper presents a compact model implemented in Verilog-A for partially depleted (PD) silicon-on-...
Este trabalho mostra a comparação dos efeitos das falhas provocadas pelos Single-Event Effects em di...
A evolução tecnológica permitiu a redução agressiva do tamanho dos transistores, proporcionando melh...
Nesta tese são apresentados estudos do impacto de armadilhas no desempenho elétrico de MOSFETs em ní...
Esta dissertação apresenta os resultados obtidos no estudo do funcionamento dinâmico de uma célula d...
Devido às limitações físicas encontradas nos dispositivos MOSFET, foi necessário introduzir a tecnol...
Nesta dissertação é apresentado o estudo da célula SRAM estática de 6 transistores, com tecnologia C...
Nesta dissertação é apresentado o estudo dos transistores de porta flutuante (Floating Gate Transist...
International audienceSingle Event Transients (SET) are ionizing particles induced current pulses wh...
Nos últimos anos, os sistemas integrados em silício (SOCs - Systems-on-Chip) têm se tornado menos im...
[spa] Durante las últimas décadas la tecnología CMOS ha sufrido un escalado constante permintiendo e...
O efeito das variações intrínsecas afetando parâmetros elétricos de circuitos fabricados com tecnolo...
Static random access memory cells (SRAM) are high-speed semiconductor memory that uses flip-flop to...
Atualmente, a simulação de falhas é um estágio importante em qualquer desenvolvimento de Circuitos I...
A redução das dimensões dos dispositivos semicondutores para escalas submicrométricas impõe diversos...
This paper presents a compact model implemented in Verilog-A for partially depleted (PD) silicon-on-...
Este trabalho mostra a comparação dos efeitos das falhas provocadas pelos Single-Event Effects em di...
A evolução tecnológica permitiu a redução agressiva do tamanho dos transistores, proporcionando melh...
Nesta tese são apresentados estudos do impacto de armadilhas no desempenho elétrico de MOSFETs em ní...
Esta dissertação apresenta os resultados obtidos no estudo do funcionamento dinâmico de uma célula d...
Devido às limitações físicas encontradas nos dispositivos MOSFET, foi necessário introduzir a tecnol...
Nesta dissertação é apresentado o estudo da célula SRAM estática de 6 transistores, com tecnologia C...
Nesta dissertação é apresentado o estudo dos transistores de porta flutuante (Floating Gate Transist...
International audienceSingle Event Transients (SET) are ionizing particles induced current pulses wh...
Nos últimos anos, os sistemas integrados em silício (SOCs - Systems-on-Chip) têm se tornado menos im...
[spa] Durante las últimas décadas la tecnología CMOS ha sufrido un escalado constante permintiendo e...
O efeito das variações intrínsecas afetando parâmetros elétricos de circuitos fabricados com tecnolo...
Static random access memory cells (SRAM) are high-speed semiconductor memory that uses flip-flop to...
Atualmente, a simulação de falhas é um estágio importante em qualquer desenvolvimento de Circuitos I...
A redução das dimensões dos dispositivos semicondutores para escalas submicrométricas impõe diversos...
This paper presents a compact model implemented in Verilog-A for partially depleted (PD) silicon-on-...