Transparent and High Performance VHDL Cosimulation in the Context of the Virtual Machine FAUmachine

Bereits im Jahr 1965 traf Gordon Moore die Vorhersage, dass sich die Anzahl an Transistoren pro Chip alle zwei Jahre verdoppeln würde. Diese Vorhersage besitzt auch heute noch Gültigkeit. Als Konsequenz steigt die Komplexität der Hardware-Systeme, die entwickelt werden, kontinuierlich. Komplexere Hardwaresysteme erlauben ebenfalls vielschichtigere Softwaresysteme. Noch vor rund 25 Jahren mussten Betriebssysteme inklusive Anwendungen auf handelsüblichen PCs mit 640 Kilobyte Arbeitsspeicher auskommen. Heutzutage sind mehrere Gigabyte an Hauptspeicher die Regel. Mit den technischen Gegebenheiten, aufwendigere Systeme entwickeln zu können, steigen die Anforderungen an den Entwicklungsprozess: Neben dem eigentlichen Implementationsaufwand spielt die Planungsphase eine entscheidende Rolle. Ebenso werden Systeme nur noch selten vollständig von einer Partei entwickelt; statt dessen werden einzelne Komponenten oder ganze Subsysteme von Drittanbietern integriert. Einhergehend mit der steigenden Komplexität der Entwicklung und Planung nimmt insbesondere der Aufwand für die Qualitätssicherung zu. Während einzelne Komponenten unabhängig getestet werden können, muss jedoch auch das Zusammenspiel des Gesamtsystems evaluiert werden. Um Hardwaresysteme zu testen, können Verfahren der Simulation eingesetzt werden. HDL-Simulatoren können in Verbindung mit Test-Benches dazu genutzt werden, die Funktionalität von einzelnen Hardware-Komponenten zu evaluieren. Simulation auf Systemebene bietet eine Abschätzung des Verhaltens von Hardwaresystemen. Auch im Bereich der Software existiert eine Reihe von Maßnahmen zur Verifikation einzelner Teilaspekte. Um das Verhalten von komplexen Softwaresystemen inklusive der Interaktion mit dem Betriebssystem zu evaluieren, können virtuelle Maschinen eingesetzt werden. Soll das Verhalten von Gesamtsystemen betrachtet werden, so muss notwendigerweise das Zusammenspiel von Software und Hardware untersucht werden. Dies geschieht traditionellerweise dadurch, dass ein Prototyp entwickelt wird, und das Verhalten des Softwaresystems anschließend mit diesem Prototyp getestet wird. Dies bedeutet jedoch auch, dass die entsprechende Software, wie beispielsweise Treiber und Anwendungen, vor Vorhandensein eines Prototyps nur in kleinen Teilen auf Fehler überprüft werden kann. Sind Designfehler in Hardware oder Software vorhanden, so können diese erst nach Erstellung eines Prototyps erkannt werden. Abhilfe schafft ein Verfahren, welches die Möglichkeit bietet, erste Abschätzungen über das Zusammenspiel von komplexen Soft- und Hardwaresystemen zu treffen, ohne dass ein Prototyp erstellt wurde. Mit einem solchen Verfahren können Designfehler bereits frühzeitig im Entwicklungsprozess erkannt und behoben werden. Folglich verringert sich die Entwicklungsdauer bis zur Marktreife. Diese Arbeit stellt die Kopplung der virtuellen Maschine FAUmachine mit einem eigens entwickelten VHDL-Simulator vor. FAUmachine ist eine hochgradig konfigurierbare virtuelle Maschine. FAUmachine erlaubt es, aus den vorhandenen Komponenten auf einfache Art und Weise ein System, wie beispielsweise einen handelsüblichen PC oder ein eingebettetes System, zu modellieren. Sämtliche Komponenten von FAUmachine sind strikt getrennt. Die Struktur der virtuellen Maschine spiegelt den Aufbau realer Systeme wider. Einzelne Komponenten sind auf funktionaler Ebene modelliert. Das heißt, dass das für die Software sichtbare Verhalten nachgebildet wird. FAUmachine ist in der Programmiersprache C entwickelt und verwendet mehrere Heuristiken um eine gute Performanz zu erzielen. Das Simulationsparadigma von FAUmachine besteht in einer kontinuierlichen Simulation, die jedoch ebenfalls diskrete, zeitliche Ereignisse zulässt. Wesentliches Merkmal zur Steigerung der Simulationsgeschwindigkeit ist jedoch, dass Signaländerungen zwischen einzelnen Komponenten komplett ohne zeitliche Verzögerung zugestellt und verarbeitet werden. Um Hardware zu entwerfen, kann die Hardware-Beschreibungssprache VHDL verwendet werden. Ein Entwurf wird dabei auf Register-Transfer-Ebene beschrieben. Der Sprachstandard VHDL legt fest, dass ein Modell mittels einer diskreten, ereignisorientierten Simulation ausgeführt werden muss. In dieser Arbeit wurden Verfahren entwickelt, die die unterschiedlichen Simulationsparadigmen in einer Weise verknüpfen, ohne dass dabei die Gesamtgeschwindigkeit wesentlich beeinträchtigt wird. Die Cosimulation erfolgt hierbei in transparenter Weise: Ein synthesefähiges VHDL-Modell kann in unveränderter Form innerhalb der virtuellen Maschine getestet werden. Die Abbildung von Signalen sowohl aus dem Kontext der virtuellen Maschine als auch aus dem Kontext des VHDL-Simulators erfolgt automatisch während eines Simulationslaufes. Dies ermöglicht eine nahtlose Integration von VHDL- und C-Komponenten. Die aufgezeigten Methoden wurden innerhalb des FAUmachine-Projekts und dessen VHDL-Simulator verwirklicht. Um die Funktionsfähigkeit der entwickelten Verfahren aufzuzeigen, wurde eine PCI-Soundkarte entwickelt. Der Quellcode in Form eines synthesefähigen VHDL-Modells wurde unverändert innerhalb der virtuellen Maschine auf funktionaler Ebene cosimuliert. Das Testprogramm wurde sowohl unter Zuhilfenahme eines realen Prototyps als auch innerhalb der virtuellen Maschine ausgeführt und resultierte in einem identischen Verhalten.Back in the year 1965 Gordon Moore forecast that the number of transistors on a chip would double every two years. This prediction is still valid today. As a consequence the complexity of hardware systems being developed is increasing steadily. Complex hardware systems make the development of elaborate software systems possible. Roughly 25 years ago operating systems as well as the applications running on top could only use 640 kilobytes of RAM in standard PC systems. Nowadays several gigabytes of main memory are commonly available. The technical capability to develop systems with an ever increasing complexity results in extended requirements to the development process: Planning plays an important part besides the effort spent on the actual implementation. Systems are also rarely developed by a single manufacturer; instead individual components or entire subsystems are integrated by third party companies. Along with the increasing complexity of development and planning, quality assurance in particular demands higher effort. While independent components can be tested individually, the interaction of these within the complete system has to get evaluated as well. Simulation techniques provide means to test hardware systems. HDL based simulators can be used to evaluate the functionality of single hardware components within test benches. System level simulation allows to predict the behaviour of complete hardware systems. There also exist a number of measures to verify selected aspects of software systems. Virtual machines can be used to evaluate the behaviour of complex software systems including the operating system layer. To predict the behaviour of systems comprised of hardware and software, it is necessary to examine the interaction between hardware and software. To achieve this, traditionally a prototype of the hardware is developed which can be used to test the software. This approach is limited by the fact that finding faults in the software like drivers or applications is hardly possible before a prototype of the hardware exists. Design defects that may be located in either software or hardware can only be detected after a prototype has been developed. To alleviate these limitations an approach to forecast the behaviour of complex system consisting of hardware and software without the need for a prototype can be utilised. Using said technique allows to find and address design defects early in the development process. As a result the time to market can be decreased. This thesis presents techniques to couple the virtual machine FAUmachine with a VHDL simulator that was developed for that very purpose. FAUmachine is a virtual machine which is highly customisable. FAUmachine can be used to model complex systems like off-the-shelve PCs or embedded systems in a straightforward manner by combining the available components. All components within FAUmachine are strictly separated from each other. The structure of the virtual machine reflects the structure of existing hardware. Components are modelled on functional layer. This means that interfaces that can be accessed by software are emulated. FAUmachine is programmed in the language C and contains several heuristics to achieve a good performance. FAUmachine utilises the paradigm of a continuous simulation. Modelling discrete events within the simulation time is supported as well. One of the main characteristic to improve the simulation speed is, that signal changes between individual components are delivered and processed without advance in simulation time. The hardware description language VHDL can be used to implement hardware designs. Such a design is modelled on register-transfer layer. The VHDL standard states that a model must be simulated using a discrete event oriented approach. Within this work methods were developed that combine the two different simulation paradigms without penalizing the simulation speed significantly. The co-simulation is transparent to the model. A synthesizable VHDL design can be tested within the virtual machine without changes. Signals, both from the context of the virtual machine and from the context of the VHDL simulation, are automatically mapped during the simulation run. Hence components developed in VHDL or C can be integrated in a seamless manner. The presented techniques have been implemented within the FAUmachine project and its VHDL simulator. To ensure the applicability of the developed methods a PCI sound card was developed. The source code in form of a synthesizable VHDL model was co-simulated without changes within the virtual machine on a functional level. The test program was executed both on the prototype implementation as well as inside the virtual machine. The resulting behaviour was identical in both cases