Time-transparent handling of interrupts with hardware-support in a real-time operating system on the TriCore TC1796 microcontroller

In vielen Echtzeitbetriebssystemen findet eine Zweiteilung des Prioritätenraums statt. Zum einen gibt es die Prioritäten der Programmfäden, die von der Software verwaltet werden. Zum anderen gibt es die Unterbrechungen, die von der Hardware verwaltet werden und deren Prioritäten grundsätzlich höher sind als die der Programmfäden. Das kann dazu führen, dass Programmfäden von Unterbrechungsbehandlungen verdrängt werden, deren zugeordnetes Ereignis eine niedrigere Priorität hat als der Programmfaden. Dieses Phänomen ist als Rate Monotonic Priority Inversion bekannt. Die Antwortzeit des Fadens verlängert sich und es kann passieren, dass der Faden seinen Termin nicht einhalten kann. In dieser Arbeit wird nun eine Art der Unterbrechungsbehandlung vorgestellt und evaluiert, die das Phänomen der Rate Monotonic Priority Inversion verhindert. Dies wird dadurch erreicht, dass die eintreffenden Unterbrechungen von einem Coprozessor entgegengenommen werden und somit die CPU nicht mehr unterbrochen wird. Der Coprozessor aktiviert den Faden der Ereignisbehandlung, der dann vom Ablaufplaner entsprechend seiner Priorität eingeplant und zur Ausführung gebracht wird.In many real-time operating systems priority space is separated. On the one hand there are the priorities of the threads, which are scheduled by software. On the other hand there are interrupts which are managed by hardware and basically have a higher priority than threads. This may cause that threads could be displaced by interrupt handlers which are assigned to events with lower priority than the thread. This phenomenon is known as Rate Monotonic Priority Inversion. The response time of the thread is elongated and this may cause that the thread could not keep its deadline. This work presents and evaluates a way of handling interrupts which prevents Rate Monotonic Priority Inversion. To achieve this, incoming interrupts are handled by a coprocessor and therefore the CPU will no longer be interrupted. The coprocessor activates the thread for event handling. Then this thread will be scheduled and executed according its priority