Simulação em Tempo Real de Sistemas de Distribuição de Energia Elétrica Utilizando-se Estruturas com Descrição de Hardware em Software

Este artigo apresenta a utilização das linguagens de descrição de hardware VHDL (Very High Speed Integrated Circuit Description Language) e VHDL-AMS (VHDL analog and mixed-signal) para o desenvolvimento de uma nova Arquitetura de Simulação em Tempo Real e Controle (ASTR&C) para alimentadores elétricos de distribuição. A ASTR&C utiliza uma plataforma VHDL-AMS como interface gráfica do usuário (GUI) para desenvolver a simulação do sistema elétrico e a linguagem VHDL para o desenvolvimento do Sistema de Gerenciamento e Controle da rede de distribuição (DMS&C), através de um dispositivo FPGA (Field Programmable Gate Array). As linguagens VHDL e VHDL-AMS, juntamente com as informações do sistema elétrico, tornam possível a simulação em tempo real e controle de alimentadores elétricos de distribuição. O DMS&C desenvolvido está focado no gerenciamento do perfil de tensão do alimentador admitido como estudo de caso, realizado através do dispositivo FPGA, o qual dispõe como prioridade o controle do regulador de tensão do sistema de distribuição, com base na comutação de TAP do mesmo. Destaca-se como contribuição principal deste trabalho, a apresentação de uma nova ferramenta voltada à avaliação da qualidade da energia elétrica e ao melhoramento das ações de controle nos alimentadores de distribuição, utilizando-se as linguagens VHDL e VHDL-AMS