Scalable digital-to-RF processor for multi-standard and multi-band low power wireless transmitter in 5 GHz and 60 GHz

Le domaine de la recherche dans les multi-standards, les systèmes multi-bandes, architectures, et circuits a été un thème populaire. La perspective est d'avoir des dispositifs qui peuvent être adaptés, parfaitement, aux différents réseaux tout en offrant d'excellentes fonctionnalités sur les différents technologies d’accès radio. Les architectures de transmetteurs configurables ciblant les cas d'utilisation complémentaires des WiFi-WiGig ont été étudiés. Des approches novatrices basées sur des DAC FIR semi-numériques configurables à grande vitesse sont proposées. Les DAC de FIR nécessitent des filtres longs avec des coefficients de résolution élevés pour atteindre des niveaux d'atténuation de stopband satisfaisants aux exigences de bruit hors bande. Normalement, cela limite la vitesse et se traduit par une grande surface de silicium. Dans ce travail, les techniques de conception de circuits sont développées de sorte qu'un élément de circuit unitaire réalisant un coefficient d'une fonction de transfert peut être réutilisé dans la réalisation d’un coefficient d'une autre fonction de transfert. Une puce prototype de passe-haut FIR DAC qui peut être configuré pour le fonctionnement de l'IEEE 802.11ac et les standards IEEE 802.11ad a été mise en œuvre sur une technologie CMOS 28nm FDSOI de STMicroelectronics. Le test De cette puce a démontré la validité des architectures d'émetteur proposées. Le puce prototype peut traiter des signaux des bandes de base aussi larges que 63,63 MHz et 300 MHz à une fréquence d'horloge de 1,4 GHz avec une consommation de 103,07 mW dans le 802.11ac et 86,89 mW dans le mode 802.11ad.The vision of research into multi-standard and multi-band systems, architectures, and circuits has been to develop devices which can hope seamlessly from one network to the other while delivering excellent functionality in different radio access technologies.In this work, configurable transmitter architectures based on FIR DACs which target WiFi-WiGig complementary use cases have been studied. FIR DACs require long filters with high resolution coefficients to meet high out-of-band noise attenuation. Normally, this limits speed and results in large area. In this work, circuit techniques are developed so that a unit circuit element realizing a coefficient of one transfer function can be re-used in realizing a different-valued coefficient of another transfer function. The work also proposes topologies that exploit digital signal processing at advanced nodes to implement quadrature modulation while realizing up-conversion, digital-to-analog conversion and image and quantization filtering in one configurable FIR DAC block. A prototype high pass FIR DAC chip which can be configured for processing IEEE 802.11ac and IEEE 802.11ad signals was implemented in ST CMOS 28nm FDSOI technology. The test of this chip has demonstrated the validity of the proposed transmitter architectures. The prototype chip can process baseband signals as wide as 63.63 MHz and 300 MHz at a clock frequency of 1.4 GHz while consuming 103.07 mW in the 802.11ac and 86.89 mW in the 802.11ad modes