Fault tolerant techniques for the design of reliable circuits in advanved process nodes

En approchant leurs limites ultimes, les technologies de silicium sont affectées par divers problèmes qui rendent de plus en plus difficile la poursuite de la miniaturisation technologique. Ces problèmes concernent en particulier la dissipation de puissance, le rendement paramétrique (affecté par la variation des paramètres du processus de fabrication, des tension d'alimentation et de la température), et la fiabilité (affectée par ces mêmes variations ainsi que par l'accélération du vieillissement, les interférences et les soft-errors) Cette thèse concerne le développement et la mise en œuvre des architectures de tolérance aux fautes et d'auto-calibration dédiées, ainsi que la validation de leurs capacités d'atténuer les problèmes mentionnés ci-dessus.Approaching their ultimate limits, silicon technologies are affected by various problems that make more difficult further miniaturization technology. These problems relate particularly to power dissipation, parametric yield (affected by the variation of process parameters of manufacturing, supply voltage and temperature), and reliability (affected by these changes as well as the accelerated aging, interference and soft-errors). This thesis deals with the development and implementation of fault tolerant architectures and dedicated self-calibration and validation of their ability to mitigate the problems mentioned above