Line Width roughness,photoresist 193 nm,CD-AFM,CD-SEM,plasma etching,metrology

A chaque nouvelle étape franchie dans la réduction des dimensions des dispositifs en microélectronique, de nouvelles problématiques sont soulevées. Parmi elles, la fluctuation de la longueur de la grille des transistors, aussi appelée rugosité de bord de ligne (LWR, pour “Line Width Roughness”), constitue l'une des principales sources de variabilité. Afin d'assurer le bon fonctionnement des transistors, le LWR doit être inférieur à 2 nm pour les futurs noeuds technologiques. Dans ce contexte, la caractérisation précise de la rugosité à l'échelle nanométrique est essentielle mais se heurte aux limitations des équipements de métrologie. En effet, à ces dimensions, le bruit de mesure des équipements ne peut être ignoré. Afin de pallier à ce problème, un protocole permettant de s'affranchir du niveau de bruit des équipements de métrologie a été développé dans la première partie de cette thèse. Il s'appuie sur l'utilisation de la densité spectrale de puissance de la rugosité, basée sur une fonction d'autocorrélation de type "fractal auto-affine". Un bruit "blanc" a été inclus dans le modèle théorique, permettant l'ajustement des données expérimentales. La seconde problématique concerne la rugosité élevée des motifs des résines 193 nm qui est transférée dans la grille lors des étapes successives de gravure. Pour résoudre cette difficulté, des traitements plasma sur résines ont été envisagés dans la seconde partie de cette étude. Des analyses physico-chimiques des résines exposées aux traitements plasma nous ont permis de montrer que les UV émis par les plasmas lissent considérablement les flancs des résines. En contrepartie, la formation d'une couche "dure" autour des motifs avec certains plasmas (HBr et Ar) contribue à leur dégradation. De nouvelles stratégies ont également été examinées. Les traitements plasma ont été combinés à des recuits thermiques dans le but d'additionner leurs avantages. Finalement, un plasma de H2 semble être prometteur puisqu'il ne génère pas de couche superficielle sur les motifs de résine, et l'action des UV réduit considérablement la rugosité. En combinant ce traitement avec un recuit thermique, il est possible d'atteindre des rugosités de 2.4 nm dans la grille finale.With the constant decrease of dimensions in microelectronic devices, new problemes are raised. One of them is the variation of the transistor gate length, also called "Line Width Roughness" (LWR), which constitutes one of the most important sources of device variability. Regarding the future technological nodes, the LWR becomes a serious issue and should be reduced down to 2 nm. In this context, the acurate characterization of the LWR at the nanometric scale is essential but faces metrology tool limitations. At this scale, the equipment noise level can not be ignored.In order to compensate for this problem, a protocol allowing to get rid of the metrology equipment noise has been developped. It relies on the use of the discrete power spectral density, based on a "self affine fracal" autocorrelation function type. A "white" noise has been incorporated to the theoretical model, allowing the fitting of experimental data.The second issue concerns the significant LWR of the photoresist patterns printed by 193nm lithography, known to be partially transferred into the gate stack during the subsequent plasma etching steps. In order to solve this difficulty, plasma treatments have been applied to photoresists. Physico-chemical analysis of resists exposed to different plasma allowed us to observe that the UV emitted by the plama significantly smooth the resist sidewalls. On the other hand, the formation of a "stiff" layer around the patterns with some of the used plasma (namely HBr and Ar) leads to a degradation of the sidewall. New strategies have also been examined. Plasma treatments were especially combined to annealing treatments in order to couple their advantages. Finally, the H2 plasma appears as the most promissing for that it does not generate any surface "stiff" layer on the resist patterns and the UV significantly smooth the roughness. Combining this treatment with an annealing, it is possible to reach roughnesses as low as 2.4 nm in the final gate