Generazione di frequenza per applicazioni satellitari e a onde millimetriche

Cette thèse se concentre sur la conception de circuits intégrés radio fréquence en technologie CMOS. En particulier, l’effort est axé sur les circuits pour la synthèse de fréquence (boucles à verrouillage de phase) pour les émetteurs/récepteurs. L’attention se concentre sur la conception des blocs critiques comme les oscillateurs contrôlé en tension(VCO) et les diviseurs de fréquence. La première partie de la thèse présente des directives pour la conception de VCO à résonateur LC à résistance négative et la conception d’un oscillateur en quadrature contrôlé en tension (QVCO) à 15GHz. Ce dernier représente la contribution à la réalisation d’un synthétiseur de fréquence à 15GHz en technologie CMOS 130 nm pour des applications satellites réalisé en collaboration avec Polytech’Nice (Sophia Antipolis, France). La deuxième partie de la thèse montre la contribution à la réalisation d’un synthétiseur de fréquence 60GHz en technologie CMOS 65 nm, en collaboration avec le laboratoire LAAS (Toulouse, France) pour les réseaux haut débit sans fil et à courte distance WPAN. Une attention particulière a été portée sur la conception des blocs fonctionnant des les bandes millimétriques tel que l’oscillateur et les deux premiers blocs de la chaine de division.En ce qui concerne les diviseurs de fréquence, deux topologies à injection ont été utilisées pour leur efficacité et leur basse consommation. Le prédiviseur a été conçu avec une topologie oscillateur à résonateur LC synchronisé suivi d’un oscillateur en anneau synchronisé. Le VCO a une topologie à résistance négative. Tous les circuits ci-dessus ont été réalisés et testée avec succès.The research activities presented in this thesis are related to the design of analog CMOS Radio Frequency Integrated Circuits. In particular the effort was focused on frequency synthesizers (Phase-Locked Loop) for transceiver. This work especially deals with critical blocks such as Voltage Controlled Oscillator (VCO) and Frequency Dividers.The first part of the thesis reports the design guidelines of a negative resistance LC-tank VCO and the design of a 15GHz Quadrature Voltage Controlled Oscillator. This represents the contributions to the realizations of a Phase-Locked Loop (PLL) realization in CMOS 130 nm technology for satellite applications in collaborations with the Polytech’Nice Sophia laboratory in France. The second part of this work reports the design contribution of a 60GHz Phase-Locked Loop in 65 nm CMOS technology for Wireless Personal Area Network (WPAN) applications in collaboration with the LAAS laboratory (Toulouse, France). In particular the design efforts were devote to the blocks working at millimeter Wave (mmW) frequency such as VCO and Frequency Divider (FD). Concerning the Frequency Dividers the Injection-Locked topology was selected for the sake of its high frequency and low power characteristics. In particular the prescaler is an Injection-Locked LC-tank Frequency Divider (ILLCFD) followed by an Injection-Locked Ring Oscillator Frequency Divider (ILROFD). For the VCO the negative resistance design approach has been employed.All cited circuits have been implemented and succesfully tested