Contribution à l’étude et à la réalisation d’un frontal radiofréquence analogique en temps discrets pour la radio-logicielle intégrale

Le concept de Radio Logicielle propose d’intégrer en un seul circuit un émetteur / récepteur RF capable d’émettre et de recevoir n’importe quel signal RF. Cependant, ce concept doit a?ronter des contraintes technologiques dans le cas des terminaux mobiles. La contrainte principale est la consommation de puissance du terminal. En e?et, la conversion analogique numérique qui est la clé de ce système en est aussi le principal verrou technique. Cette thèse présente une architecture de récepteur en rupture avec les architectures classiques a?n de surmonter le problème de la conversion analogique numérique. Il s’agit d’un processeur analogique de traitement du signal dédié à la Radio Logicielle intégrale dans la gamme de fréquence 0 à 5GHz. Sa conception et les mesures d’un prototype sont présentées.Many technological bottlenecks prevent from realizing a Software Radio (SR) mobile terminal. The old way of building radio architectures is over due to the numerous communication standards a single handeld terminal have to address nowadays. This thesis exposes a disruptive SR receiver: a Sampled Analog Signal Processor (SASP) is designed and brought into play to perform downconversion and channel presort. It processes analog voltage samples in order to recover in baseband any RF signal emitted from 0 to 5GHz. An analog Fast Fourier Transform achieves both frequency shifting and ?ltering. A prototype using 65nm CMOS technology from STMicroelectronics is here presented and measured