Sistema de inyección de fallos para evaluación de la fiabilidad de FPGAs

En este trabajo se pretende desarrollar una aplicación que permita realizar campañas de inyección de fallos aleatorias en FPGAs. Para ello se utilizará un módulo IP de la empresa Xilinx, el Soft Error Mitigation (SEM), que será el encargado de inyectar fallos en la memoria de configuración de la FPGA. El control de la aplicación se realizará mediante un microprocesador embebido en una FPGA tipo Zynq. En un primer lugar se desarrollarán los elementos hardware, incluyendo en el diseño el microprocesador y el SEM. La interconexión de los dos elementos se realizará mediante GPIO y el bus AXI. Para este último será necesario el desarrollo de un módulo para conectar el SEM al bus y así conseguir un correcto entendimiento mediante el protocolo AXI4-lite. En este proceso se utilizará un lenguaje de descripción de hardware (VHDL) junto al diseño con bloques IP. Una vez realizado el diseño hardware, se pasará al desarrollo del software de control de la aplicación, programando el funcionamiento en lenguaje C. El diseño permitirá la inyección cíclica de múltiples errores pseudo-aleatorios y su detección/corrección en caso de que fuese posible. Al finalizar, emitirá un informe sobre los errores que se han producido y su posible corrección. Por último, se probará el diseño con un circuito de prueba, el cual se replicará varias veces y comparará su salida indicando si ha sucedido un error o no.This project aims to develop an application that allows to perform random fault injection campaigns in FPGAs. To this purpose we will use an IP from the company Xilinx, the Soft Error Mitigation (SEM), which will be responsible for injecting faults in the configuration memory of the FPGA. The control of the application is performed by a microprocessor embedded in a Zynq FPGA. Firstly, the hardware elements will be developed. The interconnection of the microprocessor and SEM core will be made by AXI bus and GPIO. To connect the SEM and AXI bus it will be necessary to develop a block for a correct understanding by AXI4-lite protocol. In this process, a hardware description language (VHDL) and IP blocks are used. Then, we will continue with the software development of control of the application. This will be programed in C language. The design allows cyclic injection of multiple random errors and detection/correction if it is possible. When finished, a report on errors that have occurred and their possible correction is issued. Finally, the design will be tested with a test circuit, which will be replicated several times and it will compare its output to know if an error has occurred.Ingeniería Electrónica Industrial y Automátic